問題一覧
1
制御装置 演算装置 記憶装置 入力装置 出力装置
2
コンピュータアーキテクチャ
3
ノイマン型コンピュータ
4
プログラム内蔵方式 プログラムとデータをメモリに格納しておく 遂次制御方式 根慰霊に基づく処理の実行の流れを
5
先回り制御
6
CISC RISC
7
複雑な処理を1命令で完結させるマイクロプログラム制御方式のCPU
8
CISCより効率よく動作させるために開発されたワイヤドロジック制御のＣＰＵ 命令数を減らし単純化 1命令の長さと実行時間一定 パイプライン処理などの高速化を実現
9
グラフィクスや科学技術計算などを行うための高性能なコンピュータ。
10
大量データの高速計算が要求される科学技術計算を前提に、高速化を図ったコンピュータ。
11
科学技術計算、事務処理のどちらにも適したコンピュータ。
12
ワイヤドロジック(結線論理)で実現されてた命令実行の基本動作をプログラムとして実現したもの。 ハードウェアとソフトフェアの中間的性格を持つため、ファームウェアと呼ばれる。
13
制御装置と演算装置から構成される。 高速で容量の小さな記憶装置、レジスタを持つ。
14
制御用レジスタ 演算用レジスタ 汎用レジスタ
15
命令アドレスレジスタ 命令レジスタ
16
次に実行する命令のアドレスを記憶する
17
命令を格納するレジスタ
18
アキュムレーター インデックスレジスタ
19
演算用レジスタで、演算結果や演算途中データが格納
20
命令の番地部を指定する値を格納
21
計算、アドレス指定など様々な用途で使用。
22
入力計算出力などの基本動作を指示する一連の命令を組みあわせたもの
23
命令サイクル 実行サイクル
24
命令を取り出し解読する。
25
読み出された命令に基づき、実行、処理結果の書き込みを行う。
26
アドレス変換機構
27
1命令を行う際の各ステージ所要時間
28
オペレーター部 オペランド部
29
加算減算比較分岐などの動作の種類を指定する
30
アドレス修飾部 アドレス指定方式、アドレス修飾を行うレジスタを指定 アドレス部 処理対象の情報があるアドレス、使用する汎用レジスタの番号などを指定
31
0アドレス方式 命令コード 1アドレス方式 命令コード オペランド 2アドレス方式 命令コード 第1オペランド 第2オペランド 3アドレス方式 命令コード 第1オペランド 第2オペランド 第3オペランド
32
即値アドレス指定 LAD GR0 100 直接アドレス指定 LD GR0 100 間接アドレス指定 LD GR0 100 ※100に格納された値のアドレスにアクセス 指標アドレス LD GR0 100 GR1
33
マザーボード上の装置がタイミングを合わせて動作するために発生させる信号。
34
クロック周波数
35
MHz,GHz
36
1命令の実行に必要なクロック数を表す単位
37
1秒間に実行可能な命令数の単位
38
1秒間に実行可能な浮動小数点演算命令数の単位
39
CPUの処理性能を測定する尺度
40
コマーシャルミックス ギブソンミックス
41
事務処理用の命令ミックス
42
科学技術計算用の命令ミックス
43
命令の読み出しから完了まで独立して動作させることで、複数命令並行処理ができる。
44
スーパーパイプライン スーパースカラ VLIW マルチコアプロセッサ
45
パイプラインを細分化することで高速化を図る。
46
1つのCPUに複数の演算ユニットを搭載し、複数のパイプラインで並列動作させる。
47
複数命令をまとめておき、並列動作させる。
48
1CPU内に複数コアを搭載しており、複数のCPUとして認識される。
49
CPU FPU GPU DSP
50
浮動小数点演算を行うプロセッサ
51
画像処理を行うプロセッサ
52
音声処理を行うプロセッサ
53
CPUが指示を出してから再び指示を行うまでの時間
54
SISD SIMD MIMD MISD
55
単一命令、単一データ処理方式。
56
1命令で多数のデータを処理する
57
複数CPUが同期を取り複数命令で複数データを処理する
58
複数のCPUで単一のデータを処理
59
投機実行
60
集積回路
61
RAM ROM
62
読み込みと書き込みが可能。電源を切ると記憶情報が失われる(揮発性)。
63
読み込みのみ可能。電源を切っても記憶情報保持(不揮発性)。
64
DRAM SRAM
65
1bitのメモリセル＝コンデンサー＋トランジスタ 大容量安価。主記憶装置に利用。
66
DRAMにおいて一定間隔でコンデンサを再充電すること。
67
1回路で1bit記憶するICメモリ。 複雑で大容量化困難。読み書きが高速。 レジスタ、キャッシュメモリに使用され、リフレッシュ動作不要。
68
フリップフロップ回路
69
記憶部 アドレス選択機構 読取り書込み機構
70
SDRAMの改良型。 SDRAMよりデータ転送単位2倍。 (DDR2-SDRAM 4倍) (DDR3-SDRAM 8倍)
71
マスクROM PROM EPROM EEPROM フラッシュメモリ
72
出荷時にデータが書き込まれ変更不可
73
1度だけ書き込み可能、消去不可。
74
紫外線照射によって内容消去。再書込み可。
75
バイト単位での電気的書換え可。
76
ブロック単位、若しくは一括での消去書き込み可。 大容量化を実現。
77
パソコンの電源を入れた直後に読み込まれる。 周辺装置のチェック、初期化、単純な制御を行う入出力制御プログラム。
78
パリティチェック ECC
79
パリティビットを用いてエラー検出。 1の数によって偶数パリティと奇数パリティが存在。
80
ハミング符号を用いて誤り検出、訂正を行う。
81
データ中の規則的なチェックビットを検査して誤り検出、訂正を行う。
82
ビット式を多項式に見立てる。 モジュロ演算で求めた余りをチェックデータとして付加。 誤り検出のみ。
83
速度、容量の異なる複数のメモリモジュール、ディスク装置を階層的に組み合わせること。
84
緩衝記憶装置
85
キャッシュメモリ ディスクキャッシュ
86
CPU-主記憶装置間のアクセス時間の差を埋める高速小容量メモリ。プログラムの局所性を利用。
87
プログラムは最近アクセスした命令やデータに再度アクセスすることが多いという性質。
88
呼び出したい情報がキャッシュメモリに無い確率
89
ヒット率
90
x＝ヒット率×キャッシュメモリアクセス時間 ＋ (1-ヒット率)×主記憶装置のアクセス時間
91
一次キャッシュ 二次キャッシュ
92
CPU内部に実装されるキャッシュ。
93
CPUとは独立して存在するキャッシュ。
94
一次＞二次＞主記憶
95
ライトスルー方式 ライトバック方式
96
書き込み命令実行時に主記憶装置、キャッシュメモリ両方にデータを書き込む方式。
97
キャッシュメモリにだけデータを書き込み、後から主記憶装置への書き込みを行う方式。
98
局所性を利用してアクセス効率を向上させる方式。 主記憶装置を複数のバンクに分け、独立してアクセスする。
99
コンピュータ内部の各装置をつなぐもの。
100
内部バス(CPU内臓バス) 外部バス
基礎理論1
基礎理論1
噛猫 · 100問 · 1年前基礎理論1
基礎理論1
100問 • 1年前基礎理論2
基礎理論2
噛猫 · 26問 · 1年前基礎理論2
基礎理論2
26問 • 1年前コンピュータシステム2
コンピュータシステム2
噛猫 · 100問 · 1年前コンピュータシステム2
コンピュータシステム2
100問 • 1年前コンピュータシステム3
コンピュータシステム3
噛猫 · 100問 · 1年前コンピュータシステム3
コンピュータシステム3
100問 • 1年前コンピュータシステム4
コンピュータシステム4
噛猫 · 100問 · 1年前コンピュータシステム4
コンピュータシステム4
100問 • 1年前コンピュータシステム5
コンピュータシステム5
噛猫 · 100問 · 1年前コンピュータシステム5
コンピュータシステム5
100問 • 1年前コンピュータシステム6
コンピュータシステム6
噛猫 · 30問 · 1年前コンピュータシステム6
コンピュータシステム6
30問 • 1年前技術要素1
技術要素1
噛猫 · 100問 · 1年前技術要素1
技術要素1
100問 • 1年前技術要素2
技術要素2
噛猫 · 100問 · 1年前技術要素2
技術要素2
100問 • 1年前技術要素3
技術要素3
噛猫 · 100問 · 1年前技術要素3
技術要素3
100問 • 1年前技術要素4
技術要素4
噛猫 · 100問 · 1年前技術要素4
技術要素4
100問 • 1年前技術要素5
技術要素5
噛猫 · 100問 · 1年前技術要素5
技術要素5
100問 • 1年前技術要素6
技術要素6
噛猫 · 100問 · 1年前技術要素6
技術要素6
100問 • 1年前技術要素7
技術要素7
噛猫 · 100問 · 1年前技術要素7
技術要素7
100問 • 1年前技術要素8
技術要素8
噛猫 · 100問 · 12ヶ月前技術要素8
技術要素8
100問 • 12ヶ月前技術要素9
技術要素9
噛猫 · 51問 · 12ヶ月前技術要素9
技術要素9
51問 • 12ヶ月前プロジェクトマネジメント1
プロジェクトマネジメント1
噛猫 · 100問 · 12ヶ月前プロジェクトマネジメント1
プロジェクトマネジメント1
100問 • 12ヶ月前サービスマネジメント
サービスマネジメント
噛猫 · 96問 · 12ヶ月前サービスマネジメント
サービスマネジメント
96問 • 12ヶ月前システム戦略1
システム戦略1
噛猫 · 114問 · 12ヶ月前システム戦略1
システム戦略1
114問 • 12ヶ月前問題一覧
1
制御装置 演算装置 記憶装置 入力装置 出力装置
2
コンピュータアーキテクチャ
3
ノイマン型コンピュータ
4
プログラム内蔵方式 プログラムとデータをメモリに格納しておく 遂次制御方式 根慰霊に基づく処理の実行の流れを
5
先回り制御
6
CISC RISC
7
複雑な処理を1命令で完結させるマイクロプログラム制御方式のCPU
8
CISCより効率よく動作させるために開発されたワイヤドロジック制御のＣＰＵ 命令数を減らし単純化 1命令の長さと実行時間一定 パイプライン処理などの高速化を実現
9
グラフィクスや科学技術計算などを行うための高性能なコンピュータ。
10
大量データの高速計算が要求される科学技術計算を前提に、高速化を図ったコンピュータ。
11
科学技術計算、事務処理のどちらにも適したコンピュータ。
12
ワイヤドロジック(結線論理)で実現されてた命令実行の基本動作をプログラムとして実現したもの。 ハードウェアとソフトフェアの中間的性格を持つため、ファームウェアと呼ばれる。
13
制御装置と演算装置から構成される。 高速で容量の小さな記憶装置、レジスタを持つ。
14
制御用レジスタ 演算用レジスタ 汎用レジスタ
15
命令アドレスレジスタ 命令レジスタ
16
次に実行する命令のアドレスを記憶する
17
命令を格納するレジスタ
18
アキュムレーター インデックスレジスタ
19
演算用レジスタで、演算結果や演算途中データが格納
20
命令の番地部を指定する値を格納
21
計算、アドレス指定など様々な用途で使用。
22
入力計算出力などの基本動作を指示する一連の命令を組みあわせたもの
23
命令サイクル 実行サイクル
24
命令を取り出し解読する。
25
読み出された命令に基づき、実行、処理結果の書き込みを行う。
26
アドレス変換機構
27
1命令を行う際の各ステージ所要時間
28
オペレーター部 オペランド部
29
加算減算比較分岐などの動作の種類を指定する
30
アドレス修飾部 アドレス指定方式、アドレス修飾を行うレジスタを指定 アドレス部 処理対象の情報があるアドレス、使用する汎用レジスタの番号などを指定
31
0アドレス方式 命令コード 1アドレス方式 命令コード オペランド 2アドレス方式 命令コード 第1オペランド 第2オペランド 3アドレス方式 命令コード 第1オペランド 第2オペランド 第3オペランド
32
即値アドレス指定 LAD GR0 100 直接アドレス指定 LD GR0 100 間接アドレス指定 LD GR0 100 ※100に格納された値のアドレスにアクセス 指標アドレス LD GR0 100 GR1
33
マザーボード上の装置がタイミングを合わせて動作するために発生させる信号。
34
クロック周波数
35
MHz,GHz
36
1命令の実行に必要なクロック数を表す単位
37
1秒間に実行可能な命令数の単位
38
1秒間に実行可能な浮動小数点演算命令数の単位
39
CPUの処理性能を測定する尺度
40
コマーシャルミックス ギブソンミックス
41
事務処理用の命令ミックス
42
科学技術計算用の命令ミックス
43
命令の読み出しから完了まで独立して動作させることで、複数命令並行処理ができる。
44
スーパーパイプライン スーパースカラ VLIW マルチコアプロセッサ
45
パイプラインを細分化することで高速化を図る。
46
1つのCPUに複数の演算ユニットを搭載し、複数のパイプラインで並列動作させる。
47
複数命令をまとめておき、並列動作させる。
48
1CPU内に複数コアを搭載しており、複数のCPUとして認識される。
49
CPU FPU GPU DSP
50
浮動小数点演算を行うプロセッサ
51
画像処理を行うプロセッサ
52
音声処理を行うプロセッサ
53
CPUが指示を出してから再び指示を行うまでの時間
54
SISD SIMD MIMD MISD
55
単一命令、単一データ処理方式。
56
1命令で多数のデータを処理する
57
複数CPUが同期を取り複数命令で複数データを処理する
58
複数のCPUで単一のデータを処理
59
投機実行
60
集積回路
61
RAM ROM
62
読み込みと書き込みが可能。電源を切ると記憶情報が失われる(揮発性)。
63
読み込みのみ可能。電源を切っても記憶情報保持(不揮発性)。
64
DRAM SRAM
65
1bitのメモリセル＝コンデンサー＋トランジスタ 大容量安価。主記憶装置に利用。
66
DRAMにおいて一定間隔でコンデンサを再充電すること。
67
1回路で1bit記憶するICメモリ。 複雑で大容量化困難。読み書きが高速。 レジスタ、キャッシュメモリに使用され、リフレッシュ動作不要。
68
フリップフロップ回路
69
記憶部 アドレス選択機構 読取り書込み機構
70
SDRAMの改良型。 SDRAMよりデータ転送単位2倍。 (DDR2-SDRAM 4倍) (DDR3-SDRAM 8倍)
71
マスクROM PROM EPROM EEPROM フラッシュメモリ
72
出荷時にデータが書き込まれ変更不可
73
1度だけ書き込み可能、消去不可。
74
紫外線照射によって内容消去。再書込み可。
75
バイト単位での電気的書換え可。
76
ブロック単位、若しくは一括での消去書き込み可。 大容量化を実現。
77
パソコンの電源を入れた直後に読み込まれる。 周辺装置のチェック、初期化、単純な制御を行う入出力制御プログラム。
78
パリティチェック ECC
79
パリティビットを用いてエラー検出。 1の数によって偶数パリティと奇数パリティが存在。
80
ハミング符号を用いて誤り検出、訂正を行う。
81
データ中の規則的なチェックビットを検査して誤り検出、訂正を行う。
82
ビット式を多項式に見立てる。 モジュロ演算で求めた余りをチェックデータとして付加。 誤り検出のみ。
83
速度、容量の異なる複数のメモリモジュール、ディスク装置を階層的に組み合わせること。
84
緩衝記憶装置
85
キャッシュメモリ ディスクキャッシュ
86
CPU-主記憶装置間のアクセス時間の差を埋める高速小容量メモリ。プログラムの局所性を利用。
87
プログラムは最近アクセスした命令やデータに再度アクセスすることが多いという性質。
88
呼び出したい情報がキャッシュメモリに無い確率
89
ヒット率
90
x＝ヒット率×キャッシュメモリアクセス時間 ＋ (1-ヒット率)×主記憶装置のアクセス時間
91
一次キャッシュ 二次キャッシュ
92
CPU内部に実装されるキャッシュ。
93
CPUとは独立して存在するキャッシュ。
94
一次＞二次＞主記憶
95
ライトスルー方式 ライトバック方式
96
書き込み命令実行時に主記憶装置、キャッシュメモリ両方にデータを書き込む方式。
97
キャッシュメモリにだけデータを書き込み、後から主記憶装置への書き込みを行う方式。
98
局所性を利用してアクセス効率を向上させる方式。 主記憶装置を複数のバンクに分け、独立してアクセスする。
99
コンピュータ内部の各装置をつなぐもの。
100
内部バス(CPU内臓バス) 外部バス