暗記メーカー

暗記メーカー

​
ログイン
計算機工学
590問 • 1年前
  • K
    • 通報

    問題一覧

  • 1

    LRU(Least Recently Used)

    最後に参照されてからの時間が最も長いページを置き換え対象とするアルゴリズム。

  • 2

    仮想記憶で、主記憶と二次記憶の間でデータをやり取りする単位

    ページ

  • 3

    ループ間にまたがって命令を移動し、依存関係のある命令どうしの距離を離すことで、ハザードを起こりにくくし、並列度を上げる手法

    ソフトウェアパイプライニング

  • 4

    1命令の中に複数の演算を入れたアーキテクチャ

    VLIW

  • 5

    主記憶よりも大きなメモリ空間を実現し、複数のプログラムが1つの物理記憶を安全に分かち合って使うための技術

    仮想記憶

  • 6

    仮想アドレスから物理アドレスを導くためのテーブル

    ページテーブル

  • 7

    初期参照ミス、競合性ミス、容量性ミスがある

    キャッシュミス

  • 8

    ページテーブルのキャッシュ

    TLB

  • 9

    ストアのたびに主記憶の書き込みが行われる手法

    ライトスルー

  • 10

    機械語プログラムの変更なく効率や安全性を高めるという性質

    透過性

  • 11

    コンピュータの内部構成に原因を持つハザード

    構造ハザード

  • 12

    レジスタ番号の書き換えによって逆依存、出力依存をなくし、並列性を向上させる手法

    レジスタリネーミング

  • 13

    機械語プログラムが効率よく実行できるように、コンパイラなどによってあらかじめコードを調整しておく

    静的最適化

  • 14

    レジスタリネーミングを実現する機構の1つ。論理レジスタアドレスを物理レジスタアドレスに変換する

    マッピングテーブル

  • 15

    機能ユニットごとに分散配置された命令ウィンドウ

    リザベーションステーション

  • 16

    ページが主記憶に入ってないときに起こる例外

    ページフォールト

  • 17

    命令を動的に入れ替えて実行効率をあげる動的スケジューリング

    アウトオブオーダー処理

  • 18

    分岐の有無を予測し、成功すれば続行、失敗すればパイプラインをフラッシュする

    分岐予測

  • 19

    連想機構を持つメモリによってレジスタリネーミングを実現する機構

    リオーダバッファ

  • 20

    命令間のデータ依存関係に基づくハザード

    データハザード

  • 21

    命令Aで読み出したレジスタに後続の命令Bが書き込みを行うことで起こる依存関係

    逆依存

  • 22

    分岐予測をして複数の基本ブロックを統合し、制御依存を減らす手法

    トレーススケジューリング

  • 23

    逐次形の機械語プログラムから並列性を動的に抽出し、並列実行するアーキテクチャ

    スーパースカラ

  • 24

    アウトオブオーダー処理のための機構。

    命令ウィンドウ

  • 25

    最も時間のかかるステージ、パイプラインレジスタによる遅延、ハザード

    パイプライン阻害要因

  • 26

    小さなループを何個かまとめて1つのグループとすることで、命令分岐によるハザードをなくす手法

    ループアンローリング

  • 27

    分岐命令によるハザード

    制御ハザード

  • 28

    キャッシュラインの追い出しが起こるときだけ主記憶の書き込みが行われる手法

    ライトバック

  • 29

    単位時間に終了する処理量(命令数)

    スループット

  • 30

    フロー依存、逆依存、出力依存の3種類

    データ依存

  • 31

    前の命令の実行結果を直接Eステージに送ることでデータハザードを解消する手法

    フォワーディング

  • 32

    1つの命令の処理が始まってから完了するまでの時間

    処理時間

  • 33

    流れ作業によって処理効率を飛躍的に向上させる技術

    パイプライン

  • 34

    命令フェッチ、命令デコード、演算実行、結果の格納からなるコンピュータのパイプライン

    基本命令パイプライン

  • 35

    命令Aで書き込んだレジスタに後続の命令Bが再度書き込みを行うことで起こる依存関係

    出力依存

  • 36

    パイプライン動作ができなくなる状態

    ハザード

  • 37

    高速小容量のメモリと低速大容量のメモリを組み合わせてみかけ上高速大容量のメモリを実現する技術

    記憶階層

  • 38

    主記憶とCPUの間にある高速小容量な一時メモリ

    キャッシュ

  • 39

    命令Aで書き込んだ値を後続の命令Bで読み出すことで起こる依存関係

    フロー依存

  • 40

    投機的実行の分岐の予測方法のうち、全ての分岐をとにかく「成立」と予測し、当たったら通常のパイプライン処理、当たらなかったら破棄して命令を読み直す(その分処理が遅くなるが、もし当たったら高速) この方式を何という？

    静的分岐予測方式

  • 41

    米国AT&Tが定めた符号化方式でUNIX用として用いられる文字符号化方式を何という？

    EUC

  • 42

    記憶装置にプログラムが格納されており、命令を1つずつ読み出して実行する方式をなんという？

    プログラム内蔵方式

  • 43

    文字符号化方式をカタカナで？

    エンコーディング

  • 44

    パイプラインハザードは3種類ある。全て答えよ。

    データハザード, 構造ハザード, 制御ハザード

  • 45

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で読み出したレジスタに後続の命令が書き込みを行うことで起こる依存を何という？(インオーダー実行だと問題なし)

    逆依存

  • 46

    データハザードの解消方法において、直前の演算結果をレジスタに書き込むと同時に、後続命令のEステージに直接データを送り込む(ハードウェアを改良する)ことを何という？

    フォワーディング

  • 47

    実行のCPUの回路構成のうち、2番目に実行するのは何？

    デコード回路(D)

  • 48

    複数の符号化文字集合を使えるように文字コードを生成する方式を何という？

    文字符号化方式

  • 49

    構造ハザードの解決方法において、「命令を保存するメモリ」と「データを保存するメモリ」をそれぞれ分けると競合しない。命令とデータが別々に保存されているため、命令の読み書きとデータの読み書きが同時に実行可能である。このことを何という？

    ハーバード・アーキテクチャ

  • 50

    次に実行する命令が保存されている主メモリのアドレスを格納するものを何という？

    プログラムカウンタ

  • 51

    機械語の値を入力し、表の各設定を出力する回路、および、命令を解読し、命令に応じた制御信号を生成する回路を何という？

    デコーダ

  • 52

    構造ハザードの説明として正しいものを選べ。

    あるステージを実⾏中の命令LDと，別のステージを実⾏中の命令SUBが、 同じハードウェア資源を使わなければならない場合 、メモリからの読み出しは同時に出来ないこと。

  • 53

    プログラムの順番通りに実行することを何という？

    インオーダ実行

  • 54

    コンピュータで実行されるプログラムは何語？

    機械語

  • 55

    命令のF,D,E,Wが全て完了する前に、命令2を処理し始めて、CPU内の回路ができるだけ効率よく動作するようなしくみのことを何という？

    命令パイプライン

  • 56

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で書き込んだレジスタに後続の命令が再度書き込みを行うことで起こる依存を何という？(インオーダー実行だと問題なし)

    出力依存

  • 57

    アクセス対象となる主メモリの番地を格納するものを何という？

    メモリアドレスレジスタ

  • 58

    依存関係のあるレジスタについて、使用されていない別のレジスタを割り当てることで依存関係を回避することを何と呼ぶ？

    レジスタリネーミング

  • 59

    プログラムを起動すると主記憶に読み込まれる。この時プログラムの開始番地が〇〇に格納される。〇〇とは何か？

    ベースレジスタ

  • 60

    データハザードの説明として正しいものを選べ。

    命令ADDAの実行が終了して、GR0が書き変わらないうちに次の命令SUBAを実行すると、GR0の値はADDA命令を実行する前の値が入っていて正しい計算にならないこと

  • 61

    実際のCPUの回路構成において、各回路の間に値を一時的に記憶させておくことを何という？

    バッファ

  • 62

    並列実行アーキテクチャにおいて、F,D,E,Wの各処理をさらに細分化して高速化するものを何という？

    スーパーパイプライン

  • 63

    制御ハザードの説明として正しいものを選べ。

    分岐命令がある場合，その命令の結果がわからないうちは、次に実⾏する命令（ジャンプするかしないか）が不明であり、単純に次の⾏の命令を先取りで実⾏しても，別のアドレスにジャンプする可能性があること。

  • 64

    必ずしもプログラムの順番通りに実行せず、データなどの依存関係を見て、処理可能な命令(順番を入れ替えても問題のない命令)を先に実行させていくことを何という？

    アウトオブオーダー実行

  • 65

    実際のCPUの回路構成のうち、3番目に実行するものは何？

    実行回路(E)

  • 66

    Shift-JISの長所として正しいものを2つ選べ。

    上位バイトの値によって文字集合を区別できる。, エスケープシーケンスが不要。

  • 67

    実際のCPUの回路構成のうち、最後に実行するものは何？

    オペランド書き込み回路(W)

  • 68

    命令もデータも一緒に1つのメモリに保存できるが、命令の読み書きとデータの読み書きは同時に実行できないことを何という？

    ノイマン・アーキテクチャ

  • 69

    マイクロソフト社によって開発された、「MS 漢字コード」と呼ばれることもある、MS-DOS、旧Windowsにおける標準文字符号化方式を何という？

    Shift-JIS

  • 70

    分岐命令毎に分岐履歴表を持っている、画像のような予測をする方式を何という？

    動的分岐予測方式

  • 71

    メモリから読み込むデータまたはメモリに書き込むデータの内容を格納するものを何という？

    メモリデータレジスタ

  • 72

    文字を1バイト(or 2バイト)の数値に対応させたものを何という？

    符号化文字集合

  • 73

    実行アドレス(有効アドレス)の算出方法のうち、絶対アドレス指定方式を全て選べ

    直接アドレス指定方式, 間接アドレス指定方式

  • 74

    命令パイプラインにおいて、図にあるD,P,Iの記号を用いて処理時間の公式を示せ。

    (I - 1 + D)×P

  • 75

    プログラム内部の実行アドレスをベースアドレスに指定することで、主記憶内のどこに読み込まれても実行可能となることを何という？

    再配置可能

  • 76

    並列実行アーキテクチャにおいて、コンパイラが機械語に変換するときに依存関係を解消し、機械語の命令は既に依存関係が解消されているという前提で並列処理を行うものを何という？正式名称を答えよ。

    Very Long Instruction Words

  • 77

    構造ハザードの解決方法として当てはまるものを全て選べ

    ＬＤ命令が実行(E)を完了するまで、SUBAの命令読み込み(F)を中断させる。 中断するかどうか判断するための回路を別途作らないといけない(回路が複雑になる), 「命令を保存するメモリ」と「データを保存するメモリ」をそれぞれ分ける。

  • 78

    データハザードの解消方法に当てはまるものを全て選べ

    最初の命令がレジスタ書き込み(W)を完了するまで次の命令 のレジスタ読み込み(D)を中断させる。中断するかどうか判断するための回路別途作らないといけない(回路が複雑になる), 何もしない命令であるNOPを用いる。CPUによってNOPの実現方法は異なるが、意味のない命令(LD GR0, GR0,次の行へ無条件ジャンプ)を実行するなど、機械語に変換するときにNOPを加えることで、ソフト的に解決でき、回路を改良する必要が無い。, 直前の演算結果をレジスタに書き込むと同時に、後続命令のＥステージに直接データを送り込む(ハードウェアを改良する)＝データを途中で実行回路(E)の入力にフィードバックする。

  • 79

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で書き込んだレジスタの値を後続の命令で読み出すことで生じる依存をなんという？(インオーダー実行でも生じる)

    フロー依存

  • 80

    実行アドレス(有効アドレス)の算出方法のうち、相対アドレス方式を全て答えよ。

    自己相対アドレス方式, ベースアドレス指定方式, インデックスアドレス指定方式

  • 81

    実際のCPUの回路構成のうち、最初に実行するのはどれ？

    命令フェッチ回路(F)

  • 82

    命令そのものの格納するレジスタを何という？

    命令レジスタ

  • 83

    パイプラインは命令が完了する前に次の命令を実行し始めるが、場合によっては次の命令を中断しなければならない場合がある。このことを何というか？

    パイプラインハザード

  • 84

    算術演算(加算、減算)や論理回路(AND,ORなど)を行うものを何と言う？

    算術論理演算装置

  • 85

    制御ハザードの解消方法として当てはまるものを全て選べ

    条件が成立 or 不成立を決めるために無関係な命令を先に実行し始める。(実行順序をへんこうしても問題のない命令を入れ替える) , 分岐先を予測して実行し、もし予測が外れた場合は破棄する。必ずしも予測が当たるとは限らない。外れた場合は、先読みして実行していた命令を破棄する。(その分、実行速度が低下する)

  • 86

    データを読み出すとき、データが保存してある主記憶のアドレスを何らかの操作(計算)で算出する。この算出された実際のアドレスのことをなんという？

    実行アドレス

  • 87

    並列実行アーキテクチャにおいて、依存関係をハードウェアでチェックしながら並列処理を行う、機械語の命令には依存関係が残っている場合があるものを何という？

    スーパースカラ

  • 88

    GPU

    Graphics Processing Unit

  • 89

    GPGPU (General-Purpose computing on Graphics Processing Units)

    画像処理を高速に実行するGPU（Graphics Processing Unit）の機能を、画像処理以外の用途に転用すること。コンピュータで画像や映像、3次元グラフィックス（3DCG）などの処理を担う特定用途の補助的なマイクロプロセッサの一種で、コンピュータグラフィックスの生成や動画圧縮・再生などに多用される数値計算やデータ処理を高速に実行する機能を持っている。

  • 90

    ストライピング

    striping

  • 91

    MIPS

    Million Instructions Per Second

  • 92

    ディスクアレイ

    Disk Array

  • 93

    NUMA

    Non Uniform Memory Access

  • 94

    ミラーリング

    mirroring

  • 95

    ポーリング

    polling

  • 96

    更新

    Modified

  • 97

    入出力制御

    Input-Output Control

  • 98

    DMA (Direct Memory Access)

    コンピュータシステム内でのデータ転送方式の一つ。CPUを介さずに周辺機器やメインメモリ（RAM）などの間で直接データ転送を行う方式。 CPUが各機器の動作に比べ低速の場合（DMAが導入された当初）、負荷を専用のチップに分担させることでCPUの負荷を軽減してシステム全体の性能を向上させることができ、CPUが各機器よりはるかに高速な場合（現代）、CPUが機器の応答を待たずに処理を進めることができる。

  • 99

    クラスタ

    Cluster

  • 100

    パラレルバス

    Parallel Bus

    • 1. 国際出願

    1. 国際出願

    K · 62問 · 1年前

    1. 国際出願

    1. 国際出願

    62問 • 1年前
    K

    2. 国際調査

    2. 国際調査

    K · 44問 · 1年前

    2. 国際調査

    2. 国際調査

    44問 • 1年前
    K

    3. 国際公開

    3. 国際公開

    K · 11問 · 1年前

    3. 国際公開

    3. 国際公開

    11問 • 1年前
    K

    4. 国際予備審査

    4. 国際予備審査

    K · 14回閲覧 · 43問 · 1年前

    4. 国際予備審査

    4. 国際予備審査

    14回閲覧 • 43問 • 1年前
    K

    5. 国内移行手続及び国内段階

    5. 国内移行手続及び国内段階

    K · 12問 · 1年前

    5. 国内移行手続及び国内段階

    5. 国内移行手続及び国内段階

    12問 • 1年前
    K

    特実　趣旨

    特実　趣旨

    K · 60問 · 1年前

    特実　趣旨

    特実　趣旨

    60問 • 1年前
    K

    意匠　趣旨

    意匠　趣旨

    K · 35問 · 1年前

    意匠　趣旨

    意匠　趣旨

    35問 • 1年前
    K

    商標　趣旨

    商標　趣旨

    K · 64問 · 1年前

    商標　趣旨

    商標　趣旨

    64問 • 1年前
    K

    商標　判例

    商標　判例

    K · 17問 · 1年前

    商標　判例

    商標　判例

    17問 • 1年前
    K

    計算機工学２

    計算機工学２

    K · 100問 · 1年前

    計算機工学２

    計算機工学２

    100問 • 1年前
    K

    計算機工学3

    計算機工学3

    K · 83問 · 1年前

    計算機工学3

    計算機工学3

    83問 • 1年前
    K

    計算機工学4

    計算機工学4

    K · 18問 · 1年前

    計算機工学4

    計算機工学4

    18問 • 1年前
    K

    問題一覧

  • 1

    LRU(Least Recently Used)

    最後に参照されてからの時間が最も長いページを置き換え対象とするアルゴリズム。

  • 2

    仮想記憶で、主記憶と二次記憶の間でデータをやり取りする単位

    ページ

  • 3

    ループ間にまたがって命令を移動し、依存関係のある命令どうしの距離を離すことで、ハザードを起こりにくくし、並列度を上げる手法

    ソフトウェアパイプライニング

  • 4

    1命令の中に複数の演算を入れたアーキテクチャ

    VLIW

  • 5

    主記憶よりも大きなメモリ空間を実現し、複数のプログラムが1つの物理記憶を安全に分かち合って使うための技術

    仮想記憶

  • 6

    仮想アドレスから物理アドレスを導くためのテーブル

    ページテーブル

  • 7

    初期参照ミス、競合性ミス、容量性ミスがある

    キャッシュミス

  • 8

    ページテーブルのキャッシュ

    TLB

  • 9

    ストアのたびに主記憶の書き込みが行われる手法

    ライトスルー

  • 10

    機械語プログラムの変更なく効率や安全性を高めるという性質

    透過性

  • 11

    コンピュータの内部構成に原因を持つハザード

    構造ハザード

  • 12

    レジスタ番号の書き換えによって逆依存、出力依存をなくし、並列性を向上させる手法

    レジスタリネーミング

  • 13

    機械語プログラムが効率よく実行できるように、コンパイラなどによってあらかじめコードを調整しておく

    静的最適化

  • 14

    レジスタリネーミングを実現する機構の1つ。論理レジスタアドレスを物理レジスタアドレスに変換する

    マッピングテーブル

  • 15

    機能ユニットごとに分散配置された命令ウィンドウ

    リザベーションステーション

  • 16

    ページが主記憶に入ってないときに起こる例外

    ページフォールト

  • 17

    命令を動的に入れ替えて実行効率をあげる動的スケジューリング

    アウトオブオーダー処理

  • 18

    分岐の有無を予測し、成功すれば続行、失敗すればパイプラインをフラッシュする

    分岐予測

  • 19

    連想機構を持つメモリによってレジスタリネーミングを実現する機構

    リオーダバッファ

  • 20

    命令間のデータ依存関係に基づくハザード

    データハザード

  • 21

    命令Aで読み出したレジスタに後続の命令Bが書き込みを行うことで起こる依存関係

    逆依存

  • 22

    分岐予測をして複数の基本ブロックを統合し、制御依存を減らす手法

    トレーススケジューリング

  • 23

    逐次形の機械語プログラムから並列性を動的に抽出し、並列実行するアーキテクチャ

    スーパースカラ

  • 24

    アウトオブオーダー処理のための機構。

    命令ウィンドウ

  • 25

    最も時間のかかるステージ、パイプラインレジスタによる遅延、ハザード

    パイプライン阻害要因

  • 26

    小さなループを何個かまとめて1つのグループとすることで、命令分岐によるハザードをなくす手法

    ループアンローリング

  • 27

    分岐命令によるハザード

    制御ハザード

  • 28

    キャッシュラインの追い出しが起こるときだけ主記憶の書き込みが行われる手法

    ライトバック

  • 29

    単位時間に終了する処理量(命令数)

    スループット

  • 30

    フロー依存、逆依存、出力依存の3種類

    データ依存

  • 31

    前の命令の実行結果を直接Eステージに送ることでデータハザードを解消する手法

    フォワーディング

  • 32

    1つの命令の処理が始まってから完了するまでの時間

    処理時間

  • 33

    流れ作業によって処理効率を飛躍的に向上させる技術

    パイプライン

  • 34

    命令フェッチ、命令デコード、演算実行、結果の格納からなるコンピュータのパイプライン

    基本命令パイプライン

  • 35

    命令Aで書き込んだレジスタに後続の命令Bが再度書き込みを行うことで起こる依存関係

    出力依存

  • 36

    パイプライン動作ができなくなる状態

    ハザード

  • 37

    高速小容量のメモリと低速大容量のメモリを組み合わせてみかけ上高速大容量のメモリを実現する技術

    記憶階層

  • 38

    主記憶とCPUの間にある高速小容量な一時メモリ

    キャッシュ

  • 39

    命令Aで書き込んだ値を後続の命令Bで読み出すことで起こる依存関係

    フロー依存

  • 40

    投機的実行の分岐の予測方法のうち、全ての分岐をとにかく「成立」と予測し、当たったら通常のパイプライン処理、当たらなかったら破棄して命令を読み直す(その分処理が遅くなるが、もし当たったら高速) この方式を何という？

    静的分岐予測方式

  • 41

    米国AT&Tが定めた符号化方式でUNIX用として用いられる文字符号化方式を何という？

    EUC

  • 42

    記憶装置にプログラムが格納されており、命令を1つずつ読み出して実行する方式をなんという？

    プログラム内蔵方式

  • 43

    文字符号化方式をカタカナで？

    エンコーディング

  • 44

    パイプラインハザードは3種類ある。全て答えよ。

    データハザード, 構造ハザード, 制御ハザード

  • 45

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で読み出したレジスタに後続の命令が書き込みを行うことで起こる依存を何という？(インオーダー実行だと問題なし)

    逆依存

  • 46

    データハザードの解消方法において、直前の演算結果をレジスタに書き込むと同時に、後続命令のEステージに直接データを送り込む(ハードウェアを改良する)ことを何という？

    フォワーディング

  • 47

    実行のCPUの回路構成のうち、2番目に実行するのは何？

    デコード回路(D)

  • 48

    複数の符号化文字集合を使えるように文字コードを生成する方式を何という？

    文字符号化方式

  • 49

    構造ハザードの解決方法において、「命令を保存するメモリ」と「データを保存するメモリ」をそれぞれ分けると競合しない。命令とデータが別々に保存されているため、命令の読み書きとデータの読み書きが同時に実行可能である。このことを何という？

    ハーバード・アーキテクチャ

  • 50

    次に実行する命令が保存されている主メモリのアドレスを格納するものを何という？

    プログラムカウンタ

  • 51

    機械語の値を入力し、表の各設定を出力する回路、および、命令を解読し、命令に応じた制御信号を生成する回路を何という？

    デコーダ

  • 52

    構造ハザードの説明として正しいものを選べ。

    あるステージを実⾏中の命令LDと，別のステージを実⾏中の命令SUBが、 同じハードウェア資源を使わなければならない場合 、メモリからの読み出しは同時に出来ないこと。

  • 53

    プログラムの順番通りに実行することを何という？

    インオーダ実行

  • 54

    コンピュータで実行されるプログラムは何語？

    機械語

  • 55

    命令のF,D,E,Wが全て完了する前に、命令2を処理し始めて、CPU内の回路ができるだけ効率よく動作するようなしくみのことを何という？

    命令パイプライン

  • 56

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で書き込んだレジスタに後続の命令が再度書き込みを行うことで起こる依存を何という？(インオーダー実行だと問題なし)

    出力依存

  • 57

    アクセス対象となる主メモリの番地を格納するものを何という？

    メモリアドレスレジスタ

  • 58

    依存関係のあるレジスタについて、使用されていない別のレジスタを割り当てることで依存関係を回避することを何と呼ぶ？

    レジスタリネーミング

  • 59

    プログラムを起動すると主記憶に読み込まれる。この時プログラムの開始番地が〇〇に格納される。〇〇とは何か？

    ベースレジスタ

  • 60

    データハザードの説明として正しいものを選べ。

    命令ADDAの実行が終了して、GR0が書き変わらないうちに次の命令SUBAを実行すると、GR0の値はADDA命令を実行する前の値が入っていて正しい計算にならないこと

  • 61

    実際のCPUの回路構成において、各回路の間に値を一時的に記憶させておくことを何という？

    バッファ

  • 62

    並列実行アーキテクチャにおいて、F,D,E,Wの各処理をさらに細分化して高速化するものを何という？

    スーパーパイプライン

  • 63

    制御ハザードの説明として正しいものを選べ。

    分岐命令がある場合，その命令の結果がわからないうちは、次に実⾏する命令（ジャンプするかしないか）が不明であり、単純に次の⾏の命令を先取りで実⾏しても，別のアドレスにジャンプする可能性があること。

  • 64

    必ずしもプログラムの順番通りに実行せず、データなどの依存関係を見て、処理可能な命令(順番を入れ替えても問題のない命令)を先に実行させていくことを何という？

    アウトオブオーダー実行

  • 65

    実際のCPUの回路構成のうち、3番目に実行するものは何？

    実行回路(E)

  • 66

    Shift-JISの長所として正しいものを2つ選べ。

    上位バイトの値によって文字集合を区別できる。, エスケープシーケンスが不要。

  • 67

    実際のCPUの回路構成のうち、最後に実行するものは何？

    オペランド書き込み回路(W)

  • 68

    命令もデータも一緒に1つのメモリに保存できるが、命令の読み書きとデータの読み書きは同時に実行できないことを何という？

    ノイマン・アーキテクチャ

  • 69

    マイクロソフト社によって開発された、「MS 漢字コード」と呼ばれることもある、MS-DOS、旧Windowsにおける標準文字符号化方式を何という？

    Shift-JIS

  • 70

    分岐命令毎に分岐履歴表を持っている、画像のような予測をする方式を何という？

    動的分岐予測方式

  • 71

    メモリから読み込むデータまたはメモリに書き込むデータの内容を格納するものを何という？

    メモリデータレジスタ

  • 72

    文字を1バイト(or 2バイト)の数値に対応させたものを何という？

    符号化文字集合

  • 73

    実行アドレス(有効アドレス)の算出方法のうち、絶対アドレス指定方式を全て選べ

    直接アドレス指定方式, 間接アドレス指定方式

  • 74

    命令パイプラインにおいて、図にあるD,P,Iの記号を用いて処理時間の公式を示せ。

    (I - 1 + D)×P

  • 75

    プログラム内部の実行アドレスをベースアドレスに指定することで、主記憶内のどこに読み込まれても実行可能となることを何という？

    再配置可能

  • 76

    並列実行アーキテクチャにおいて、コンパイラが機械語に変換するときに依存関係を解消し、機械語の命令は既に依存関係が解消されているという前提で並列処理を行うものを何という？正式名称を答えよ。

    Very Long Instruction Words

  • 77

    構造ハザードの解決方法として当てはまるものを全て選べ

    ＬＤ命令が実行(E)を完了するまで、SUBAの命令読み込み(F)を中断させる。 中断するかどうか判断するための回路を別途作らないといけない(回路が複雑になる), 「命令を保存するメモリ」と「データを保存するメモリ」をそれぞれ分ける。

  • 78

    データハザードの解消方法に当てはまるものを全て選べ

    最初の命令がレジスタ書き込み(W)を完了するまで次の命令 のレジスタ読み込み(D)を中断させる。中断するかどうか判断するための回路別途作らないといけない(回路が複雑になる), 何もしない命令であるNOPを用いる。CPUによってNOPの実現方法は異なるが、意味のない命令(LD GR0, GR0,次の行へ無条件ジャンプ)を実行するなど、機械語に変換するときにNOPを加えることで、ソフト的に解決でき、回路を改良する必要が無い。, 直前の演算結果をレジスタに書き込むと同時に、後続命令のＥステージに直接データを送り込む(ハードウェアを改良する)＝データを途中で実行回路(E)の入力にフィードバックする。

  • 79

    アウトオブオーダー実行を行うことで新たなデータハザードが生じる。ある命令で書き込んだレジスタの値を後続の命令で読み出すことで生じる依存をなんという？(インオーダー実行でも生じる)

    フロー依存

  • 80

    実行アドレス(有効アドレス)の算出方法のうち、相対アドレス方式を全て答えよ。

    自己相対アドレス方式, ベースアドレス指定方式, インデックスアドレス指定方式

  • 81

    実際のCPUの回路構成のうち、最初に実行するのはどれ？

    命令フェッチ回路(F)

  • 82

    命令そのものの格納するレジスタを何という？

    命令レジスタ

  • 83

    パイプラインは命令が完了する前に次の命令を実行し始めるが、場合によっては次の命令を中断しなければならない場合がある。このことを何というか？

    パイプラインハザード

  • 84

    算術演算(加算、減算)や論理回路(AND,ORなど)を行うものを何と言う？

    算術論理演算装置

  • 85

    制御ハザードの解消方法として当てはまるものを全て選べ

    条件が成立 or 不成立を決めるために無関係な命令を先に実行し始める。(実行順序をへんこうしても問題のない命令を入れ替える) , 分岐先を予測して実行し、もし予測が外れた場合は破棄する。必ずしも予測が当たるとは限らない。外れた場合は、先読みして実行していた命令を破棄する。(その分、実行速度が低下する)

  • 86

    データを読み出すとき、データが保存してある主記憶のアドレスを何らかの操作(計算)で算出する。この算出された実際のアドレスのことをなんという？

    実行アドレス

  • 87

    並列実行アーキテクチャにおいて、依存関係をハードウェアでチェックしながら並列処理を行う、機械語の命令には依存関係が残っている場合があるものを何という？

    スーパースカラ

  • 88

    GPU

    Graphics Processing Unit

  • 89

    GPGPU (General-Purpose computing on Graphics Processing Units)

    画像処理を高速に実行するGPU（Graphics Processing Unit）の機能を、画像処理以外の用途に転用すること。コンピュータで画像や映像、3次元グラフィックス（3DCG）などの処理を担う特定用途の補助的なマイクロプロセッサの一種で、コンピュータグラフィックスの生成や動画圧縮・再生などに多用される数値計算やデータ処理を高速に実行する機能を持っている。

  • 90

    ストライピング

    striping

  • 91

    MIPS

    Million Instructions Per Second

  • 92

    ディスクアレイ

    Disk Array

  • 93

    NUMA

    Non Uniform Memory Access

  • 94

    ミラーリング

    mirroring

  • 95

    ポーリング

    polling

  • 96

    更新

    Modified

  • 97

    入出力制御

    Input-Output Control

  • 98

    DMA (Direct Memory Access)

    コンピュータシステム内でのデータ転送方式の一つ。CPUを介さずに周辺機器やメインメモリ（RAM）などの間で直接データ転送を行う方式。 CPUが各機器の動作に比べ低速の場合（DMAが導入された当初）、負荷を専用のチップに分担させることでCPUの負荷を軽減してシステム全体の性能を向上させることができ、CPUが各機器よりはるかに高速な場合（現代）、CPUが機器の応答を待たずに処理を進めることができる。

  • 99

    クラスタ

    Cluster

  • 100

    パラレルバス

    Parallel Bus