問題一覧
1
CPUのレジスタ
2
主記憶を複数の独立したグループに分けて、各グループに交互にアクセスすることによっで、主記憶へのアクセスの高速化を図る。
3
SRAM
4
命令の種類によっては、オペランドがないものもある。
5
命令フェッチ→命令の解読→オベランド読出し→命令の実行
6
C
7
メモリセル構造が単純なので高集積化することができ、ピット単価を安くできる
8
命令の処理をプロセッサ内で複数のステージに細分化し、複数の命令を並列に実行する。
9
制御装置、記憶装置、演算装置
10
イ
11
XOR
12
NAND回路
13
UNICODE
14
ACSII
15
シフトJIS
16
EUC
17
命令取り出し段階, 命令実行段階, プログラムカウンタ, 命令レジスタ, デコーダ, 実効アドレス
18
250mHz
19
4μs
20
125ns
21
8
22
256
23
-128, 127
24
桁落ち
25
あふれ
26
丸め
27
情報落ち
ネットワーク前期中間
ネットワーク前期中間
まひさゆなく · 35問 · 1年前ネットワーク前期中間
ネットワーク前期中間
35問 • 1年前セキュリティ
セキュリティ
まひさゆなく · 20問 · 1年前セキュリティ
セキュリティ
20問 • 1年前ソフトウェア
ソフトウェア
まひさゆなく · 69問 · 1年前ソフトウェア
ソフトウェア
69問 • 1年前Iパス
Iパス
まひさゆなく · 65問 · 1年前Iパス
Iパス
65問 • 1年前ソフトウェア期末
ソフトウェア期末
まひさゆなく · 36問 · 1年前ソフトウェア期末
ソフトウェア期末
36問 • 1年前ネットワーク期末
ネットワーク期末
まひさゆなく · 36問 · 1年前ネットワーク期末
ネットワーク期末
36問 • 1年前セキュリティ期末
セキュリティ期末
まひさゆなく · 30問 · 1年前セキュリティ期末
セキュリティ期末
30問 • 1年前ハードウェア期末
ハードウェア期末
まひさゆなく · 48問 · 1年前ハードウェア期末
ハードウェア期末
48問 • 1年前C言語期末
C言語期末
まひさゆなく · 15問 · 1年前C言語期末
C言語期末
15問 • 1年前問題一覧
1
CPUのレジスタ
2
主記憶を複数の独立したグループに分けて、各グループに交互にアクセスすることによっで、主記憶へのアクセスの高速化を図る。
3
SRAM
4
命令の種類によっては、オペランドがないものもある。
5
命令フェッチ→命令の解読→オベランド読出し→命令の実行
6
C
7
メモリセル構造が単純なので高集積化することができ、ピット単価を安くできる
8
命令の処理をプロセッサ内で複数のステージに細分化し、複数の命令を並列に実行する。
9
制御装置、記憶装置、演算装置
10
イ
11
XOR
12
NAND回路
13
UNICODE
14
ACSII
15
シフトJIS
16
EUC
17
命令取り出し段階, 命令実行段階, プログラムカウンタ, 命令レジスタ, デコーダ, 実効アドレス
18
250mHz
19
4μs
20
125ns
21
8
22
256
23
-128, 127
24
桁落ち
25
あふれ
26
丸め
27
情報落ち