問題一覧
1
バイポーラデバイスは高電圧・大電流に適していますが、スイッチング動作が遅いためにスイッチング損失が大きくなる傾向にある
〇
2
ユニポーラデバイスはスイッチングが高速ですが、高耐圧にするとオン抵抗が小さくなるために、動作周波数が低く、大電力の領域で使用するのに適しています
×
3
電界E、電子の電荷の大きさq、電子密度n、電子移動度μn、電子の拡散係数Dnとすると、電子電流密度はどのような式となるか。
q*n*μn*E + q*Dn*(dn/dx)
4
半導体中の電流密度は、キャリア密度、移動度および擬フェルミ準位の勾配の積でも表さわされる
〇
5
直方体あるの半導体の抵抗Rで間違っているものは？
μBは半導体内のキャリアの移動度、ρは抵抗率(単位体積あたりの抵抗 Ωcm)、Rsはシート抵抗(単位面積あたりの抵抗)
ρ*(a/b)
6
ビルトイン電圧はSiで0.7V、4H-SiCで3V程度である。
〇
7
PN接合にバイアスを印加すると、空乏層電荷がそれに応じて変化するので、容量が形成されます。その容量の式はε/Wで表わされる。
ε半導体の誘電率、W空乏層幅
〇
8
P+N階段接合のブレークダウン電圧は不純物濃度の低い側のND(ドナー濃度)に依存して以下の式で近似される。
5.43*10の13乗*NDの-3/4乗
〇
9
低レベル注入(η＝δn/n0＜＜1)のライフタイムはキャリア注入密度に無関係になり、Er(再結合中心、価電子帯橋からのエネルギー)とζ(τn0/τp0)に関係します
〇
10
低レベル注入のライフタイムは、Erが禁止帯の中心位置(0.555eV)で最も高くなる。
×
11
高レベル注入(η＝δn/n0＞＞1)のライフタイムはキャリア注入密度に無関係になり、Er(再結合中心、価電子帯橋からのエネルギー)とζ(τn0/τp0)に関係します
×
12
パワーバイポーラデバイスでは、η(δn/n0)の増加とともにτが大きくなるようにライフタイム制御するとオン時の電圧降下の低下と、ターンオフ時間の短縮ができる。
〇
13
パワーデバイスをブロッキングモードで動作させた場合の、空乏層内の発生電流は以下の式で表される。AはPN接合の面積、WDは空乏層幅、τscは空間電荷発生ライフタイムである。
Iscの抑制のため、τscを大きくするにはEr(再結合中心準位)を禁止帯の中心位置からずらす必要がある。
〇
14
SiのSBDでは、高耐圧化すると、ドリフト層の抵抗が高くなるため、高電圧では使用できない
〇
15
金属とN型半導体との接触面のエネルギー障壁は、qΦM-qΦsである。
×
16
ショットキーバリアダイオードに順方向バイアスVFSをいんかした場合、n型半導体側の障壁高さがqVFSだけ低くなり、障壁を超える電子が金属側にながれる。
〇
17
ショットキーバリアダイオードの、飽和電流密度の近似式は？
n+基盤の単位面積あたりの抵抗Rsub、nドリフト領域の単位面積あたりの抵抗Rd、飽和電流密度Js、実行リチャードソン定数Ar
1
18
ショットキーバリアダイオードでは、逆方向バイアス印加時にn型半導体中の電子が鏡像力を受ける為、ショットキー障壁の低下ΔqΦBNが発生する。
〇
19
鏡像力によるショットキー障壁の低下ΔΦBNは、逆方向バイアスの増加と共に大きくなり、リーク電流が増加する。
〇
20
ショットキーバリアダイオードが、50%の時比率でオンオフを繰り返している場合の電力損失Pdは、低い温度領域では上昇し、高い温度領域では低下する。
×
21
JBSでは、ショットキー障壁の1部にP+層をもうけ、逆方向バイアス時にドリフト内に広がる空乏層でショットキー障壁を覆う構造としており、ΔΦBNの低下抑制、リーク電流低下ができる。、
〇
22
PiNダイオードのオン電圧は、P+/N接合を横切る電圧と、N+/N海面を横切る電圧の足し算である。
×
23
PiNダイオードのON電圧降下の式は以下となる。Von＝Vp+ + Vm + Vn+
Vp+、Vn+を表すと以下になる。
Vp+＝kT/q*ln［p(-d)ND/ni2乗］
Vn+＝kT/q*ln［n(+d)/ND］
p(-d) P+側の低濃度N-ドリフト端の正孔密度
n(+d) N+側の低濃度N-ドリフト端の電子密度
〇
24
PiNダイオードのON電圧降下の式は以下となる。Von＝Vp+ + Vm + Vn+
Vmを表すと以下になる。
d/La<=2の場合、Vm＝(2kT/q)*(d/La)の2乗
d/La>2の場合、Vm＝(3πkT/8q)*exp(d/La)
d ドリフト層の半分の長さ
La 両極性拡散長
〇
25
PiNダイオードで、両極性拡散長をドリフト長の半分にするとVonを低くできる(電流密度を固定した場合)
〇
26
PiNダイオードのリーク電流密度は、P+領域から空乏層領域への電子の拡散電流密度、空乏層内での空間電荷発生電流密度、低濃度N-ドリフト領域から空乏領域への正孔の拡散電流密度からなる。
〇
27
bが大きいと、tBを短くできるので損失を減らせるが、大きすぎると回路内の寄生インダクタンスに過大な電圧が発生し、回路内のデバイスに悪影響を与える。
〇
28
PiNダイオードのリカバリー動作で、電流密度を同じにした状態で、ライフタイムを大きくするとJprが増加、tBが減少する。
×
29
PiNダイオードのリカバリー動作で、電流密度を同じにした状態で、アノードへの供給電圧を大きくするとJprが増加、tBが減少する。
〇
30
MPSダイオードでは、順方向電流の立ち上がり電圧はPiNより低くなり、リカバリー電流のピーク値が小さく、損失も低減できる。
〇
31
MOSFETは、ゲートがプレーナー型のU-MOSFET、ゲートがトレンチのD-MOSFETがある。
×
32
集積型のMOSFETには、LDMOSがあり、制御・駆動する回路は同じ半導体チップ上に形成されるため、回路構成が簡単になる。
〇
33
nチャネルMOSFETのしきい値電圧の式は？
VFB フラットバンド電圧
Φf P基板とフェルミ電位
Cox 単位体積あたりのゲート酸化膜容量
εs 半導体の誘電率
NA アクセプタ濃度
1
34
フラットバンド電圧の式は？
ΦMS ゲートのフェルミ電位とp基板のフェルミ電位の差
Q0 実効界面電荷密度
Cox 単位体積あたりのゲート酸化膜容量
2
35
測定で得られる外挿Vthは、低いドレイン電圧を印加した状態て得られるId-Vgs特性の傾きの最大領域を外挿してIds＝0となる箇所のVgsである。
そのため、外挿Vth印加時の反転層は強反転開始状態より強く反転しているため、外挿Vthは計算式の値よりも高くなる。
〇
36
nチャネルMOSFETの線形領域の電流式は？
μni_反転層のキャリアの移動度
Wch_キャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
3
37
nチャネルMOSFETの飽和領域の電流式は？
μni_反転層のキャリアの移動度
Wch_キャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
1
38
MOSFETで、線形領域(Vgsが高く、Vdsが充分低い場合)のチャネル抵抗は？
μni_反転層のキャリアの移動度
Wch_チャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
2
39
D-MOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+_ソース側N+層の抵抗
Rch_チャネル抵抗
RA_蓄積層(Nドリフト層表面に蓄積された電子層)の抵抗
RJFET_pベース間に形成されるJFETの抵抗
ND_Nドリフト領域の抵抗
Rsub_基板抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
×
40
パワーデバイスオン時の単位面積あたりの抵抗を特性オン抵抗と言い、以下の式で表す。
RON,sp＝Rcell*A
Rcell_パワーデバイスオン時の1セルあたりの全抵抗
A_セルの面積
〇
41
蓄積層の特性オン抵抗は？
KA_電流広がり係数
μnA_蓄積層の電子移動度
LA_蓄積層の長さ
1
42
nドリフト領域の特性オン抵抗は以下の式である。
ρD_ドリフト領域の抵抗率
s_Pベース間の空乏層を除く間隔
LD2_N+基板の上端から電流経路がNドリフト領域全体に広がるところまでの距離
〇
43
nチャネルMOSFETのRJEFTの式は？
ρJFET_JFET領域の抵抗率
Xjp_pベース領域の接合深さ
p_1セルの横幅
s_pベース間の空乏層を除く間隔
1
44
ソース側コンタクトとドレイン側コンタクトの特性オン抵抗は？
Lcs ソースのコンタクト長
p 1セルの横幅
Rcs,s_単位面積あたりのソース側コンタクト抵抗
RCD,s_単位面積あたりのドレイン側コンタクト抵抗
3
45
ソース側N+層の特性オン抵抗は？
Rsn+_ソース側N+層のシート抵抗
LN+_ソース側N+層の長さ
1
46
MOSFETで、ゲート幅が増加すると、Nドリフト領域とJFET領域の特性オン抵抗は減少するが、蓄積層とチャネルの特性オン抵抗は増加する。
〇
47
U-MOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+_ソース側N+層の抵抗
Rch_チャネル抵抗
RA_蓄積層(Nドリフト層表面に蓄積された電子層)の抵抗
RJFET_pベース間に形成されるJFETの抵抗
ND_Nドリフト領域の抵抗
Rsub_基板抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
〇
48
U-MOSFETの特性オン抵抗は、D-MOSFETより低い
〇
49
U-MOSFETでは、セルピッチが大きくなるほど特性オン抵抗を下げることが出来る
×
50
ドレインに不可抵抗を介して、MOSFETを動作させた際の波形は画像のようになる。
0～t2の期間では、ゲート電圧がゼロから直線で上昇し、CGSとCGD(空乏層が広がっている状態の容量)がゲートソース間電荷QGSを蓄積します。
〇
51
t2～t3の期間では、MOSFETは飽和動作であり、IDSに対応したゲートプラトー電圧で一定となる。
ソースドレイン間電圧は減少し、CGDがゲートドレイン間の電荷を蓄積する。一方でCDSは放電される。
〇
52
ドレインに不可抵抗を介して、MOSFETを動作させた際の波形は画像のようになる。
t3～t4の期間では、ゲート電圧が再度直線で上昇し、CGSとCGD(空乏層が狭まっている状態の容量)がゲートソース間電荷QGSを蓄積します。
〇
53
パワーMOSFETの全電力損失は、以下の式となる。
第1項がゲート駆動による損失、2,3項がターンオン、オフの損失、第4項がON期間の電力損失である。
D 時比率
〇
54
LDMOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+s_ソース側N+層の抵抗
RN+D_ソース側N+層の抵抗
Rch_チャネル抵抗
ND_Nドリフト領域の抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
2
55
LDMOSの電流経路は、縦型のMOSFETと比較して広いため、特性オン抵抗は縦型よりも小さくなる。
×
56
デバイス周辺(スクライブ領域側)にP+領域を設けて、逆バイアス印加時にP+コレクターNドリフト間にできる空乏層が、スクライブ領域に接触しない構造はRB-IGBTという。
〇
57
対称型のIGBTの順方向ブロッキング状態では、空乏層内の発生電流(IL)がPNPトランジスタのベース電流となり以下の式が成り立つ。
Ic＝αPNP*Ic+IL
〇
58
対称型のIGBTで、以下の式を満たすとブレークダウンが発生する。
αPNP＝γE*αT*M＝1
59
ベース輸送効率(nドリフトの中性領域を通過する正孔の割合)は以下の式となる。
1/cosh(l/Lp)
l_中性領域の幅
Lp_nドリフト領域の正孔の拡散長
〇
60
キャリア倍増係数Mは、以下の式で表される。
1/(1-VCE/VBD)のn乗
〇
61
対称型のIGBTで、耐圧を固定した場合、ドリフト領域のドナー濃度が低下すると、ドリフト領域の幅は増加する。
これは中性領域幅が減少して、αTが上昇するためである。
〇
62
耐圧を固定した場合、対称型のIGBTでは、ドリフト領域の濃度が増加する場合でもドリフト層の幅が増加する。
これは空乏層領域内の電界が上昇し、キャリア倍増係数が増加するためである。
〇
63
非対称型IGBTでは、nバッファそうの濃度の増加によって、γEとαTが減少する。
〇
64
非対称型のIGBTでは、画像の式のキャリア倍増係数のVCEが、最大電界Emでパンチスルーが発生しない場合のVnphとなる。
なので画像の式からVnphを求め、それに対応するVceを求める。
〇
65
対称型IGBTの定常状態において、少数キャリア連続の式は？
La 両極性拡散長
p ホール密度
〇
66
以下の境界条件で、少数キャリア連続の式を解くとホール密度は以下の式となる。
コレクタとnドリフトの接合部の位置(y＝0)で、p(0)=P0
エミッタ側pとnドリフトの接合部の位置(y=Wn)でp(Wn)=0
〇
67
対称型IGBTのON電圧は、以下の式となる。
Vp+n + Vnb + Vmos
Vp+n_コレクタとnドリフトにおける電圧降下
Vnb_nドリフト領域の電圧降下
Vmos_MOSFETでの電圧降下
〇
68
対称型のIGBTで、電流密度一定とした場合、高レベル注入のライフタイムτHLが減少すると、Nドリフトの電圧降下が上昇するため、ON電圧が増加する。
〇
69
非対称型IGBTでは、nバッファ層の濃度を高くすると、nドリフト領域へホールの注入を抑制するため、ターンオフが速くなるが、ON電圧が上昇する。
〇
70
対称型IGBTでは、非対称型IGBTと比較して、より小さな高レベル注入ライフタイムτHLまで、ON電圧を低くできる。
×
71
対称型、非対称型IGBT共に、toff1が電源電圧Vcsに比例する。
〇
72
対称型IGBTの誘導負荷ターンオフでtoff2をIc,onの10%になるまでの時間とした場合、以下の式となる。
2
73
非対称型IGBTの誘導負荷のターンオフでtoff2をIc,onの10%になるまでの時間とした場合、以下の式となる。
τp0,NB_Nバッファ層の少数キャリアライフタイム
1
74
IGBTにおいて、コレクタ領域を薄くかつ低濃度にした構造をトランスペアレントコレクタという。
〇
75
トランスペアレントコレクタの対称型IGBTの誘導負荷のターンオフでtoff1(電流一定でVceが供給電圧まで上昇する時間)、toff2(Ic,onの10%になるまでの時間)とした場合、以下の式となる。
〇
76
トレンチゲートIGBTでは、順方向ブロッキング時にトレンチのコーナー部に電界が集中するため、丸める処理が必要となる
〇
77
IEGTでは、pベースを狭く、トレンチゲートを深く、幅広くすることでエミッタへ抜ける正孔の注入効率を抑えている。
これによって、エミッタ側のNドリフト領域内にキャリアの蓄積が起こり、ON電圧を低減できる。
〇
78
次世代材料のGaN,SiCは、バンドギャップが大きな材料である。
大きな絶縁破壊電界は、縦型デバイスの厚さを薄くでき、キャリア濃度を高くすることも出来るため、オン抵抗値の低減に繋がる。
〇
79
現在、GaNデバイスは、サファイア基板やSiC基板上にGaN結晶を成長させて作るため、非常に高価である。
×
80
GaNパワーデバイスは原理的にノーマリーオン(ゲートとソース間を同電位にしてもオン)のため、低耐圧のMOSFETをカスコード接続してノーマリーオフのスイッチとして使用するパッケージも製造されている。
〇
81
GaNデバイスは1500V以上の耐圧で主に使用されている
×
82
GaNデバイスでは、同耐圧、同面積のSi-MOSFETと比較して導通時の抵抗が低いため、通電電流当たりのチップ面積を小さくでき、安価なデバイスとして期待されている。
〇
83
SiCダイオードとSi-IGBTを組みあわせたモジュールでは、オールSiのモジュールと比較して、ダイオードのリカバリー損失を減らし、IGBTのターンオン損失も低減できる。
〇
84
FZ法では、CZ法のようにるつぼを使用しないため、るつぼ起因の不純物の混入を防ぐ。
〇
85
FZウエハは、高抵抗ウエハの製造に優位性があるため、パワーデバイスの製造に適している。
〇
86
FZウエハのドーパント制御法のうち、中性子照射法では、Si原子に中性子を照射すると、質量数30のSiはγ崩壊して質量数31のSiとなり、さらに質量数31のSiはβ崩壊して質量数31のPになる。
この反応により、n型Si不純物制御が可能となる。
〇
87
FZウエハのドーパント制御法のうち、ガスドープ法では、溶融部分に純粋なP,Bのガスを吹き付けてドーピングする
×
88
FZウエハのドーパント制御法のうち、中性子照射法では、ガスドープ方と比較して、面内均一性が良い。
〇
89
エピタキシャル成長では、Si基板とエピタキシャル層の界面では、急峻な濃度分布が望まれるが、高温でエピタキシャル成長するため、不純物が基板側とエピ側の双方向へ拡散する。
〇
90
エピタキシャル成長では、Si化合物やドーパント不純物をキャリアーガスの水素と一緒にガス状態で導入し、加熱することで、Si化合物が熱分解し、Si原子が、Si基板上に規則正しく配置されると同時にドーピングも進行する。
〇
91
薄ウエハ化すると表面に異なる熱膨張係数を持つ複数の膜が形成されるため、ウエハの反りが発生しやすくなる。
〇
92
画像の通常のMOSFETでは、耐圧はN基板濃度によって決まる。
×
93
絶縁膜中にトラップされた電荷や界面の固定電荷にによってpn接合面端部の空乏層の広がりを妨げる場合がある。
〇
94
メサ型の高耐圧素子において、露出している接合端部に傾斜を持たせた加工を施すことにより、バルクに比べて端部の表面電界強度を小さくする構造をベベル構造という。
〇
95
ベベル構造において、ベベル面は、PSG(リンガラス)やJCR(junction coating resin)で保護される。
〇
96
フィールドプレート構造のうち、メタルフィールドプレート構造は、オーバーオキサイド構造ともよばれ、酸化膜上にpn接合を超えて、金属電極を伸ばすことにより、空乏層内にコンデンサ効果で表面電荷を誘起させて、空乏層の曲率を緩和し、最大電界強度を下げて、耐圧を向上する。
〇
97
フィールドプレート構造のうち、抵抗性フィールドプレート構造では、酸化膜上にSIPOS(semi-insulating polycrystaline silicon)や抵抗性窒化膜を形成して、メタルフィールドプレート構造と同様の効果を得る。
〇
98
横型素子の高耐圧化のため、不純物濃度の低いFZP基板上に十分に厚みが薄いN-エピ層を形成し、N-エピ層中にFZP基板まで到達するpウェルとN+ドレイン領域を形成する構造をフィールドプレート構造という。
×
99
リサーフ構造ではFZP/N-界面の空乏層の広がりがN-層を完全に空乏化するので、pウェルとN+ドレイン間の電界が大幅に緩和される。
同時にFZP基板への空乏層の広がりによって、縦方向の耐圧も確保され、全体として接合耐圧の大幅な向上に繋がる。
〇
100
super junction MOSFETでは、nドリフト層内にソースに終端したp領域が存在する構造となっている。
オフ時には、ドリフト領域が両側から伸びる空乏層で完全に空乏化されるため、高耐圧を保持できる。
〇
英単語
英単語
神谷晨平 · 100問 · 2年前英単語
英単語
100問 • 2年前英単語2
英単語2
神谷晨平 · 99問 · 1年前英単語2
英単語2
99問 • 1年前英単語3
英単語3
神谷晨平 · 100問 · 1年前英単語3
英単語3
100問 • 1年前英単語4
英単語4
神谷晨平 · 101問 · 1年前英単語4
英単語4
101問 • 1年前英単語５
英単語５
神谷晨平 · 100問 · 1年前英単語５
英単語５
100問 • 1年前統計
統計
神谷晨平 · 100問 · 1年前統計
統計
100問 • 1年前その1
その1
神谷晨平 · 122問 · 1年前その1
その1
122問 • 1年前英単語6
英単語6
神谷晨平 · 102問 · 11ヶ月前英単語6
英単語6
102問 • 11ヶ月前一章
一章
神谷晨平 · 19問 · 9ヶ月前一章
一章
19問 • 9ヶ月前二章
二章
神谷晨平 · 34問 · 9ヶ月前二章
二章
34問 • 9ヶ月前三章
三章
神谷晨平 · 51問 · 9ヶ月前三章
三章
51問 • 9ヶ月前四章
四章
神谷晨平 · 43問 · 9ヶ月前四章
四章
43問 • 9ヶ月前五章
五章
神谷晨平 · 33問 · 9ヶ月前五章
五章
33問 • 9ヶ月前微積公式
微積公式
神谷晨平 · 23問 · 7ヶ月前微積公式
微積公式
23問 • 7ヶ月前英単語7
英単語7
神谷晨平 · 69問 · 7ヶ月前英単語7
英単語7
69問 • 7ヶ月前その1
その1
神谷晨平 · 44問 · 4ヶ月前その1
その1
44問 • 4ヶ月前問題一覧
1
バイポーラデバイスは高電圧・大電流に適していますが、スイッチング動作が遅いためにスイッチング損失が大きくなる傾向にある
〇
2
ユニポーラデバイスはスイッチングが高速ですが、高耐圧にするとオン抵抗が小さくなるために、動作周波数が低く、大電力の領域で使用するのに適しています
×
3
電界E、電子の電荷の大きさq、電子密度n、電子移動度μn、電子の拡散係数Dnとすると、電子電流密度はどのような式となるか。
q*n*μn*E + q*Dn*(dn/dx)
4
半導体中の電流密度は、キャリア密度、移動度および擬フェルミ準位の勾配の積でも表さわされる
〇
5
直方体あるの半導体の抵抗Rで間違っているものは？
μBは半導体内のキャリアの移動度、ρは抵抗率(単位体積あたりの抵抗 Ωcm)、Rsはシート抵抗(単位面積あたりの抵抗)
ρ*(a/b)
6
ビルトイン電圧はSiで0.7V、4H-SiCで3V程度である。
〇
7
PN接合にバイアスを印加すると、空乏層電荷がそれに応じて変化するので、容量が形成されます。その容量の式はε/Wで表わされる。
ε半導体の誘電率、W空乏層幅
〇
8
P+N階段接合のブレークダウン電圧は不純物濃度の低い側のND(ドナー濃度)に依存して以下の式で近似される。
5.43*10の13乗*NDの-3/4乗
〇
9
低レベル注入(η＝δn/n0＜＜1)のライフタイムはキャリア注入密度に無関係になり、Er(再結合中心、価電子帯橋からのエネルギー)とζ(τn0/τp0)に関係します
〇
10
低レベル注入のライフタイムは、Erが禁止帯の中心位置(0.555eV)で最も高くなる。
×
11
高レベル注入(η＝δn/n0＞＞1)のライフタイムはキャリア注入密度に無関係になり、Er(再結合中心、価電子帯橋からのエネルギー)とζ(τn0/τp0)に関係します
×
12
パワーバイポーラデバイスでは、η(δn/n0)の増加とともにτが大きくなるようにライフタイム制御するとオン時の電圧降下の低下と、ターンオフ時間の短縮ができる。
〇
13
パワーデバイスをブロッキングモードで動作させた場合の、空乏層内の発生電流は以下の式で表される。AはPN接合の面積、WDは空乏層幅、τscは空間電荷発生ライフタイムである。
Iscの抑制のため、τscを大きくするにはEr(再結合中心準位)を禁止帯の中心位置からずらす必要がある。
〇
14
SiのSBDでは、高耐圧化すると、ドリフト層の抵抗が高くなるため、高電圧では使用できない
〇
15
金属とN型半導体との接触面のエネルギー障壁は、qΦM-qΦsである。
×
16
ショットキーバリアダイオードに順方向バイアスVFSをいんかした場合、n型半導体側の障壁高さがqVFSだけ低くなり、障壁を超える電子が金属側にながれる。
〇
17
ショットキーバリアダイオードの、飽和電流密度の近似式は？
n+基盤の単位面積あたりの抵抗Rsub、nドリフト領域の単位面積あたりの抵抗Rd、飽和電流密度Js、実行リチャードソン定数Ar
1
18
ショットキーバリアダイオードでは、逆方向バイアス印加時にn型半導体中の電子が鏡像力を受ける為、ショットキー障壁の低下ΔqΦBNが発生する。
〇
19
鏡像力によるショットキー障壁の低下ΔΦBNは、逆方向バイアスの増加と共に大きくなり、リーク電流が増加する。
〇
20
ショットキーバリアダイオードが、50%の時比率でオンオフを繰り返している場合の電力損失Pdは、低い温度領域では上昇し、高い温度領域では低下する。
×
21
JBSでは、ショットキー障壁の1部にP+層をもうけ、逆方向バイアス時にドリフト内に広がる空乏層でショットキー障壁を覆う構造としており、ΔΦBNの低下抑制、リーク電流低下ができる。、
〇
22
PiNダイオードのオン電圧は、P+/N接合を横切る電圧と、N+/N海面を横切る電圧の足し算である。
×
23
PiNダイオードのON電圧降下の式は以下となる。Von＝Vp+ + Vm + Vn+
Vp+、Vn+を表すと以下になる。
Vp+＝kT/q*ln［p(-d)ND/ni2乗］
Vn+＝kT/q*ln［n(+d)/ND］
p(-d) P+側の低濃度N-ドリフト端の正孔密度
n(+d) N+側の低濃度N-ドリフト端の電子密度
〇
24
PiNダイオードのON電圧降下の式は以下となる。Von＝Vp+ + Vm + Vn+
Vmを表すと以下になる。
d/La<=2の場合、Vm＝(2kT/q)*(d/La)の2乗
d/La>2の場合、Vm＝(3πkT/8q)*exp(d/La)
d ドリフト層の半分の長さ
La 両極性拡散長
〇
25
PiNダイオードで、両極性拡散長をドリフト長の半分にするとVonを低くできる(電流密度を固定した場合)
〇
26
PiNダイオードのリーク電流密度は、P+領域から空乏層領域への電子の拡散電流密度、空乏層内での空間電荷発生電流密度、低濃度N-ドリフト領域から空乏領域への正孔の拡散電流密度からなる。
〇
27
bが大きいと、tBを短くできるので損失を減らせるが、大きすぎると回路内の寄生インダクタンスに過大な電圧が発生し、回路内のデバイスに悪影響を与える。
〇
28
PiNダイオードのリカバリー動作で、電流密度を同じにした状態で、ライフタイムを大きくするとJprが増加、tBが減少する。
×
29
PiNダイオードのリカバリー動作で、電流密度を同じにした状態で、アノードへの供給電圧を大きくするとJprが増加、tBが減少する。
〇
30
MPSダイオードでは、順方向電流の立ち上がり電圧はPiNより低くなり、リカバリー電流のピーク値が小さく、損失も低減できる。
〇
31
MOSFETは、ゲートがプレーナー型のU-MOSFET、ゲートがトレンチのD-MOSFETがある。
×
32
集積型のMOSFETには、LDMOSがあり、制御・駆動する回路は同じ半導体チップ上に形成されるため、回路構成が簡単になる。
〇
33
nチャネルMOSFETのしきい値電圧の式は？
VFB フラットバンド電圧
Φf P基板とフェルミ電位
Cox 単位体積あたりのゲート酸化膜容量
εs 半導体の誘電率
NA アクセプタ濃度
1
34
フラットバンド電圧の式は？
ΦMS ゲートのフェルミ電位とp基板のフェルミ電位の差
Q0 実効界面電荷密度
Cox 単位体積あたりのゲート酸化膜容量
2
35
測定で得られる外挿Vthは、低いドレイン電圧を印加した状態て得られるId-Vgs特性の傾きの最大領域を外挿してIds＝0となる箇所のVgsである。
そのため、外挿Vth印加時の反転層は強反転開始状態より強く反転しているため、外挿Vthは計算式の値よりも高くなる。
〇
36
nチャネルMOSFETの線形領域の電流式は？
μni_反転層のキャリアの移動度
Wch_キャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
3
37
nチャネルMOSFETの飽和領域の電流式は？
μni_反転層のキャリアの移動度
Wch_キャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
1
38
MOSFETで、線形領域(Vgsが高く、Vdsが充分低い場合)のチャネル抵抗は？
μni_反転層のキャリアの移動度
Wch_チャネル幅
Lch_チャネル長
Cox_単位体積あたりのゲート酸化膜容量
2
39
D-MOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+_ソース側N+層の抵抗
Rch_チャネル抵抗
RA_蓄積層(Nドリフト層表面に蓄積された電子層)の抵抗
RJFET_pベース間に形成されるJFETの抵抗
ND_Nドリフト領域の抵抗
Rsub_基板抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
×
40
パワーデバイスオン時の単位面積あたりの抵抗を特性オン抵抗と言い、以下の式で表す。
RON,sp＝Rcell*A
Rcell_パワーデバイスオン時の1セルあたりの全抵抗
A_セルの面積
〇
41
蓄積層の特性オン抵抗は？
KA_電流広がり係数
μnA_蓄積層の電子移動度
LA_蓄積層の長さ
1
42
nドリフト領域の特性オン抵抗は以下の式である。
ρD_ドリフト領域の抵抗率
s_Pベース間の空乏層を除く間隔
LD2_N+基板の上端から電流経路がNドリフト領域全体に広がるところまでの距離
〇
43
nチャネルMOSFETのRJEFTの式は？
ρJFET_JFET領域の抵抗率
Xjp_pベース領域の接合深さ
p_1セルの横幅
s_pベース間の空乏層を除く間隔
1
44
ソース側コンタクトとドレイン側コンタクトの特性オン抵抗は？
Lcs ソースのコンタクト長
p 1セルの横幅
Rcs,s_単位面積あたりのソース側コンタクト抵抗
RCD,s_単位面積あたりのドレイン側コンタクト抵抗
3
45
ソース側N+層の特性オン抵抗は？
Rsn+_ソース側N+層のシート抵抗
LN+_ソース側N+層の長さ
1
46
MOSFETで、ゲート幅が増加すると、Nドリフト領域とJFET領域の特性オン抵抗は減少するが、蓄積層とチャネルの特性オン抵抗は増加する。
〇
47
U-MOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+_ソース側N+層の抵抗
Rch_チャネル抵抗
RA_蓄積層(Nドリフト層表面に蓄積された電子層)の抵抗
RJFET_pベース間に形成されるJFETの抵抗
ND_Nドリフト領域の抵抗
Rsub_基板抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
〇
48
U-MOSFETの特性オン抵抗は、D-MOSFETより低い
〇
49
U-MOSFETでは、セルピッチが大きくなるほど特性オン抵抗を下げることが出来る
×
50
ドレインに不可抵抗を介して、MOSFETを動作させた際の波形は画像のようになる。
0～t2の期間では、ゲート電圧がゼロから直線で上昇し、CGSとCGD(空乏層が広がっている状態の容量)がゲートソース間電荷QGSを蓄積します。
〇
51
t2～t3の期間では、MOSFETは飽和動作であり、IDSに対応したゲートプラトー電圧で一定となる。
ソースドレイン間電圧は減少し、CGDがゲートドレイン間の電荷を蓄積する。一方でCDSは放電される。
〇
52
ドレインに不可抵抗を介して、MOSFETを動作させた際の波形は画像のようになる。
t3～t4の期間では、ゲート電圧が再度直線で上昇し、CGSとCGD(空乏層が狭まっている状態の容量)がゲートソース間電荷QGSを蓄積します。
〇
53
パワーMOSFETの全電力損失は、以下の式となる。
第1項がゲート駆動による損失、2,3項がターンオン、オフの損失、第4項がON期間の電力損失である。
D 時比率
〇
54
LDMOSFETの特性オン抵抗は画像の式である。
Rcs_ソース側コンタクト抵抗
RN+s_ソース側N+層の抵抗
RN+D_ソース側N+層の抵抗
Rch_チャネル抵抗
ND_Nドリフト領域の抵抗
Rcd_ドレイン側のコンタクト抵抗
A_1セルの面積
2
55
LDMOSの電流経路は、縦型のMOSFETと比較して広いため、特性オン抵抗は縦型よりも小さくなる。
×
56
デバイス周辺(スクライブ領域側)にP+領域を設けて、逆バイアス印加時にP+コレクターNドリフト間にできる空乏層が、スクライブ領域に接触しない構造はRB-IGBTという。
〇
57
対称型のIGBTの順方向ブロッキング状態では、空乏層内の発生電流(IL)がPNPトランジスタのベース電流となり以下の式が成り立つ。
Ic＝αPNP*Ic+IL
〇
58
対称型のIGBTで、以下の式を満たすとブレークダウンが発生する。
αPNP＝γE*αT*M＝1
59
ベース輸送効率(nドリフトの中性領域を通過する正孔の割合)は以下の式となる。
1/cosh(l/Lp)
l_中性領域の幅
Lp_nドリフト領域の正孔の拡散長
〇
60
キャリア倍増係数Mは、以下の式で表される。
1/(1-VCE/VBD)のn乗
〇
61
対称型のIGBTで、耐圧を固定した場合、ドリフト領域のドナー濃度が低下すると、ドリフト領域の幅は増加する。
これは中性領域幅が減少して、αTが上昇するためである。
〇
62
耐圧を固定した場合、対称型のIGBTでは、ドリフト領域の濃度が増加する場合でもドリフト層の幅が増加する。
これは空乏層領域内の電界が上昇し、キャリア倍増係数が増加するためである。
〇
63
非対称型IGBTでは、nバッファそうの濃度の増加によって、γEとαTが減少する。
〇
64
非対称型のIGBTでは、画像の式のキャリア倍増係数のVCEが、最大電界Emでパンチスルーが発生しない場合のVnphとなる。
なので画像の式からVnphを求め、それに対応するVceを求める。
〇
65
対称型IGBTの定常状態において、少数キャリア連続の式は？
La 両極性拡散長
p ホール密度
〇
66
以下の境界条件で、少数キャリア連続の式を解くとホール密度は以下の式となる。
コレクタとnドリフトの接合部の位置(y＝0)で、p(0)=P0
エミッタ側pとnドリフトの接合部の位置(y=Wn)でp(Wn)=0
〇
67
対称型IGBTのON電圧は、以下の式となる。
Vp+n + Vnb + Vmos
Vp+n_コレクタとnドリフトにおける電圧降下
Vnb_nドリフト領域の電圧降下
Vmos_MOSFETでの電圧降下
〇
68
対称型のIGBTで、電流密度一定とした場合、高レベル注入のライフタイムτHLが減少すると、Nドリフトの電圧降下が上昇するため、ON電圧が増加する。
〇
69
非対称型IGBTでは、nバッファ層の濃度を高くすると、nドリフト領域へホールの注入を抑制するため、ターンオフが速くなるが、ON電圧が上昇する。
〇
70
対称型IGBTでは、非対称型IGBTと比較して、より小さな高レベル注入ライフタイムτHLまで、ON電圧を低くできる。
×
71
対称型、非対称型IGBT共に、toff1が電源電圧Vcsに比例する。
〇
72
対称型IGBTの誘導負荷ターンオフでtoff2をIc,onの10%になるまでの時間とした場合、以下の式となる。
2
73
非対称型IGBTの誘導負荷のターンオフでtoff2をIc,onの10%になるまでの時間とした場合、以下の式となる。
τp0,NB_Nバッファ層の少数キャリアライフタイム
1
74
IGBTにおいて、コレクタ領域を薄くかつ低濃度にした構造をトランスペアレントコレクタという。
〇
75
トランスペアレントコレクタの対称型IGBTの誘導負荷のターンオフでtoff1(電流一定でVceが供給電圧まで上昇する時間)、toff2(Ic,onの10%になるまでの時間)とした場合、以下の式となる。
〇
76
トレンチゲートIGBTでは、順方向ブロッキング時にトレンチのコーナー部に電界が集中するため、丸める処理が必要となる
〇
77
IEGTでは、pベースを狭く、トレンチゲートを深く、幅広くすることでエミッタへ抜ける正孔の注入効率を抑えている。
これによって、エミッタ側のNドリフト領域内にキャリアの蓄積が起こり、ON電圧を低減できる。
〇
78
次世代材料のGaN,SiCは、バンドギャップが大きな材料である。
大きな絶縁破壊電界は、縦型デバイスの厚さを薄くでき、キャリア濃度を高くすることも出来るため、オン抵抗値の低減に繋がる。
〇
79
現在、GaNデバイスは、サファイア基板やSiC基板上にGaN結晶を成長させて作るため、非常に高価である。
×
80
GaNパワーデバイスは原理的にノーマリーオン(ゲートとソース間を同電位にしてもオン)のため、低耐圧のMOSFETをカスコード接続してノーマリーオフのスイッチとして使用するパッケージも製造されている。
〇
81
GaNデバイスは1500V以上の耐圧で主に使用されている
×
82
GaNデバイスでは、同耐圧、同面積のSi-MOSFETと比較して導通時の抵抗が低いため、通電電流当たりのチップ面積を小さくでき、安価なデバイスとして期待されている。
〇
83
SiCダイオードとSi-IGBTを組みあわせたモジュールでは、オールSiのモジュールと比較して、ダイオードのリカバリー損失を減らし、IGBTのターンオン損失も低減できる。
〇
84
FZ法では、CZ法のようにるつぼを使用しないため、るつぼ起因の不純物の混入を防ぐ。
〇
85
FZウエハは、高抵抗ウエハの製造に優位性があるため、パワーデバイスの製造に適している。
〇
86
FZウエハのドーパント制御法のうち、中性子照射法では、Si原子に中性子を照射すると、質量数30のSiはγ崩壊して質量数31のSiとなり、さらに質量数31のSiはβ崩壊して質量数31のPになる。
この反応により、n型Si不純物制御が可能となる。
〇
87
FZウエハのドーパント制御法のうち、ガスドープ法では、溶融部分に純粋なP,Bのガスを吹き付けてドーピングする
×
88
FZウエハのドーパント制御法のうち、中性子照射法では、ガスドープ方と比較して、面内均一性が良い。
〇
89
エピタキシャル成長では、Si基板とエピタキシャル層の界面では、急峻な濃度分布が望まれるが、高温でエピタキシャル成長するため、不純物が基板側とエピ側の双方向へ拡散する。
〇
90
エピタキシャル成長では、Si化合物やドーパント不純物をキャリアーガスの水素と一緒にガス状態で導入し、加熱することで、Si化合物が熱分解し、Si原子が、Si基板上に規則正しく配置されると同時にドーピングも進行する。
〇
91
薄ウエハ化すると表面に異なる熱膨張係数を持つ複数の膜が形成されるため、ウエハの反りが発生しやすくなる。
〇
92
画像の通常のMOSFETでは、耐圧はN基板濃度によって決まる。
×
93
絶縁膜中にトラップされた電荷や界面の固定電荷にによってpn接合面端部の空乏層の広がりを妨げる場合がある。
〇
94
メサ型の高耐圧素子において、露出している接合端部に傾斜を持たせた加工を施すことにより、バルクに比べて端部の表面電界強度を小さくする構造をベベル構造という。
〇
95
ベベル構造において、ベベル面は、PSG(リンガラス)やJCR(junction coating resin)で保護される。
〇
96
フィールドプレート構造のうち、メタルフィールドプレート構造は、オーバーオキサイド構造ともよばれ、酸化膜上にpn接合を超えて、金属電極を伸ばすことにより、空乏層内にコンデンサ効果で表面電荷を誘起させて、空乏層の曲率を緩和し、最大電界強度を下げて、耐圧を向上する。
〇
97
フィールドプレート構造のうち、抵抗性フィールドプレート構造では、酸化膜上にSIPOS(semi-insulating polycrystaline silicon)や抵抗性窒化膜を形成して、メタルフィールドプレート構造と同様の効果を得る。
〇
98
横型素子の高耐圧化のため、不純物濃度の低いFZP基板上に十分に厚みが薄いN-エピ層を形成し、N-エピ層中にFZP基板まで到達するpウェルとN+ドレイン領域を形成する構造をフィールドプレート構造という。
×
99
リサーフ構造ではFZP/N-界面の空乏層の広がりがN-層を完全に空乏化するので、pウェルとN+ドレイン間の電界が大幅に緩和される。
同時にFZP基板への空乏層の広がりによって、縦方向の耐圧も確保され、全体として接合耐圧の大幅な向上に繋がる。
〇
100
super junction MOSFETでは、nドリフト層内にソースに終端したp領域が存在する構造となっている。
オフ時には、ドリフト領域が両側から伸びる空乏層で完全に空乏化されるため、高耐圧を保持できる。
〇