接合型FETと同様に、ゲート端子に印加する電圧により、ソース・ドレイン間のチャネルを制御し、ドレイン電流を変化させる。 反転層がチャネルとなる。→反転状態にして動作させる。

Vɢsの印加によるIᴅの流れ方により、２つに分類。 エンハンスメント型： ゲート端子に電圧を印加しないとドレイン電流が流れない型 デプレッション型： ゲート端子に電圧を印加しなくてもドレイン電流が流れる型

MOS構造のうち、金属側をゲート端子とする。 MOS構造の半導体がp型の場合、その中にn+領域を2箇所作り、これをそれぞれソース、ドレイン端子とする(n型の場合はp+領域を作製) ※n+(通常のn型よりも、自由電子密度が高い半導体のこと。低い場合はn-と示す) 反転層中を通るキャリアが自由電子であればnチャネル型、正孔だとpチャネル型となる ※自由電子の方が正孔より移動速度が大きいため、高速移動を求める場合、nチャネル型を使用することになる。

書く

①Vɢs=0[V]→Iᴅ=0[mA] MOSFETは、ソース端子からドレイン端子に向かいn+ - p - n+の構造となっており、2つのpn接合が反対向きに直列接続された状態と同等となっている。 これによりVᴅsのみを印加しても、1カ所のpn接合で逆方向バイアスとなるので、ドレイン電流Iᴅは流れない。 ②Vɢs>0[V] Vᴅsを一定値印加した状態でVɢsを印加すると、半導体表面付近の正孔が内部へ追いやられ、キャリアの存在しない領域になる。 さらにVɢsを大きくすると、p型半導体の少数キャリアである自由電子が半導体表面付近に誘起され、反転層を形成し、これがチャネルになる。←反転状態 反転層が形成されることで、ソース・ドレイン端子間はn+ - n- - n+の構造となり、Vᴅsが引火されていることからIᴅが流れることになる。 Vɢsを正に大きくすると、チャネルはより大きくなるため、流れる電流Iᴅは増加することになる。ただし、Vɢsを印加しても、反転層が形成されるまでは、Iᴅは流れない。

①Vɢsを一定(反転層ができる値(しきい値)以上)とし、Vᴅsを印加すると、自由電子がソース側からドレイン側へ反転層を通って移動する。 Vᴅsを徐々に大きくすると、ほぼ比例して、ドレイン電流Iᴅも増加する。 ②Vᴅsを増加させた場合 Vᴅsをある値以上まで増加させると、ソース・ドレインのn型半導体と、p型半導体間の電位差により、空乏層の広がりが大きくなり、やがてチャネルが切れ、Iᴅは増加しにくくなり、飽和する。 ③一定としているVɢsを小さくすることで、飽和するIᴅの値や、Vᴅs(ピンチオフ電圧)が小さくなる。 これはVɢsにより形成される反転層の幅が最初から小さかったためで、Vᴅsによる空乏層の広がりの影響を受けやすくなる。

Vɢsが一定でも、Vᴅsがある程度以上大きくなれば、ソース・ドレインのn型半導体とp型半導体領域との電位が大きくなり、両者間で相対的に逆方向バイアス状態になるため、空乏層が広がることになる 空乏層が広がることで、チャネルが狭くなるため、抵抗が大きくなり(キャリアが通りにくくなり)、Iᴅはこの抵抗によって決まる分しか流れなくなるので、直線的増加から外れてしまう。

Vɢsのみの印加の場合、ゲート電極上では、どこでも等電位状態なので、反転層(チャネル)の幅も一定となる。 これにVᴅsを印加し、増加させると、ソース・ドレイン間の電位差が大きくなり、Vɢsの効果が、特にドレイン側で弱められるため、空乏層が広がりやすく、均一な反転層が得られづらくなる。 これにより、ドレイン側のチャネル幅が狭くなり、切れてしまうことになる。

MOS構造中で ・金属と半導体の仕事関数差(フェルミ準位の高さの違い) ・酸化物中の不純物量 ・半導体の多数キャリア密度 ・半導体と酸化物の接触面の状態 などにより、あらかじめ半導体表面付近に弱い反転層(チャネル)を形成することが可能。 これにより、ゲート端子の電圧が0[V]でもVᴅsを印加すればIᴅが流れることになる。(Vɢsを反転祖が小さくなる向きに印加すれば、流れる電流Iᴅも小さくなる)

エンハンスメント型 →スイッチング用途(Iᴅ=0では電流が流れないため) デプレッション型 →高周波増幅の用途 動作のためのしきい値の違い