コンピュータ

53問 • 2年前

問題一覧

MIPSアーキテクチャのCPUの特徴として、適切なものはどれか。

命令は必ず32ビットで表される。, 命令から生成されるアドレスは必ず32ビットで表される。, レジスターメモリ間の操作をする命令がある。, レジスターレジスタ間の操作をする命令がある。, ハードウェア回路とパイプラインの技術を使い、1命令当たりおおよそ1クロックで実行できる。, マイクロプログラムには一切頼らず、物理的な結線だけで命令を実行する。

次のうち、コンピュータの処理速度の向上を目的とするものはどれか。

キャッシュメモリを導入する。, 命令キャッシュメモリとデータキャッシュメモリを別々に設ける。, 処理をパイプライン化する。, TLBを導入する。, ページテーブルを導入する。, キャッシュミス率を小さくする。, ミスペナルティを小さくする。

パイプライン制御の特徴はどれか。

命令の処理をプロセッサ内で複数のステージに細分化し、複数の命令を並列に実行する。

パイプライン処理でクロックは重要な役割を果たすが、その理由として当てはまるものをすべて選べ。

プログラムカウンタは対する操作を制御するから。, キャッシュメモリに対する操作を制御するから。, レジスタファイルに対する操作を制御するから。, パイプラインレジスタに対する操作を制御するから。

すべての命令が5クロックで完了するように設計された。パイプライン制御のコンピュータがある。50命令を実行するのには何クロック必要となるか。ここで、すべての命令は途中で停止することなく実行できるものとする。

すべての命令が5クロックで完了するように設計された。パイプライン制御のコンピュータがある。10命令を実行するのには何クロック必要となるか。ここで、すべての命令は途中で停止することなく実行できるものとする。

すべての命令が5クロックで完了するように設計された。パイプライン制御のコンピュータがある。50000命令を実行するのには何クロック必要となるか。ここで、すべての命令は途中で停止することなく実行できるものとする。

50004

CPUのパイプライン処理を有効に機能させるプログラミング方法はどれか。

CASE文を少なくする。, 順次処理を多くする。

CPUのパイプラインハザードのうち、構造ハザードの発生原因として、適切なものはどれか。

ハードウェア資源の競合

CPUのパイプラインハザードのうち、データハザードの発生原因として、適切なものはどれか。

先行する命令の結果に依存する演算命令

CPUのパイプラインハザードのうち、制御ハザードの発生原因として、適切なものはどれか。

分岐命令

データハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

フォワーディングを行う。, 命令スケジューリングを行う。

構造ハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

命令スケジューリングを行う。, 命令キャッシュメモリとデータキャッシュメモリを別々に設ける。

制御ハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

命令アドレス生成のタイミングを早める。, 命令スケジューリングを行う。, 適切な分岐予測を行う。

オーバーヘッドの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

高速なレジスタを用いる。, パイプラインの各ステージの長さを合わせる。

ある種のハザードはフォワーディングによって解消できる。フォワーディングが行われるとき、①の出力を受け取ったパイプラインレジスタは本来②に書き込むべきデータを直接③へと送って読み込ませる。

ALU, レジスタファイル（別のパイプラインレジスタでも可）, ALU

次のうちアクセス時間の最も短い記憶装置はどれか。

CPUのレジスタ

次のうちアクセス時間の短い方から2番目にあたる記憶装置はどれか。

CPUの2次キャッシュメモリ

次のうちアクセス時間の短い方から3番目にあたる記憶装置はどれか。

主記憶装置

次のうちアクセス時間の短い方から4番目にあたる記憶装置はどれか。

補助記憶装置

処理装置で用いられるキャッシュメモリの使用目的として、適切なものはどれか。

主記憶へのアクセス速度とプロセッサの処理速度の差を埋める。

キャッシュメモリへの書き込み動作には、①ライトスルー方式と②ライトバック方式がある。ライトスルーの特徴を次からすべて選べ。

速度が遅い。, 主記憶の内容は常に最新である。

キャッシュメモリへの書き込み動作には、①ライトスルー方式と②ライトバック方式がある。ライトバックの特徴を次からすべて選べ。

高速に書き込みができる。, 主記憶に書き戻す必要が生じることがある。

キャッシュメモリへの書き込み動作には、ライトスルー方式とライトバック方式がある。それぞれの特徴のうち、適切なものはどれか。

ライトスルー方式では、データをキャッシュメモリと主記憶の両方に同時に書き込むので、主記憶の内容は常に最新である。

プロセッサにデータを読み込むときにキャッシュメモリにヒットしなかった場合、キャッシュメモリ制御装置が行う動作はどれか。

主記憶から所要のデータをブロック転送し、キャッシュメモリに読み込む。

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②並列型物理アドレス、③仮想アドレスキャッシュの3つがある。①直列型物理アドレスキャッシュの短所を次から選べ。

データにアクセスするのに時間がかかる。

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②並列型物理アドレス、③仮想アドレスキャッシュの3つがある。②並列型物理アドレスキャッシュの短所を次から選べ。

キャッシュサイズが限定される。

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②並列型物理アドレス、③仮想アドレスキャッシュの3つがある。③仮想アドレスキャッシュの短所を次から選べ。

データの不整合が生じる可能性がある。

キャッシュメモリにおいて、主記憶のあるブロックを、キャッシュメモリの複数の特定ブロックに割り当てる方式はどれか。

セットアソシアティブ方式

キャッシュメモリとTLBにはそれぞれどんな情報が保持されているか。次から選べ。

キャッシュメモリには命令もしくはデータ自体が保持され、TLBには物理アドレスに関する情報が保持されている。

キャッシュメモリとページテーブルにはそれぞれどんな情報が保持されているか。次から選べ。

キャッシュメモリには命令もしくはデータ自体が保持され、ページテーブルには物理アドレスもしくは補助記憶装置上のアドレスに関する情報が保持されている。

ページテーブルとTLBにはそれぞれどんな情報が保持されているか。次から選べ。

ページテーブルには物理アドレスもしくは二次記憶装置上のアドレスに関する情報が保持されているが、TLBには物理アドレスに関する情報は保持されているものの二次記憶装置上のアドレスに関する情報は保持されていない。

命令キャッシュを効果的に使用できるプログラムの作成方法はどれか。

頻繁に実行される処理部分をまとめる。

データキャッシュを効果的に使用できるプログラムの作成方法はどれか。

アクセスする作業領域部分をまとめる。

仮想記憶を実現するためには、仮想アドレスを物理アドレスに変換し、また主記憶と補助記憶の間を命令やデータが行き来するようにしなければならない。このために主記憶上に①という変換表を用意し、補助記憶上に②という領域を確保する。

ページテーブル, スワップ

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②仮想アドレスキャッシュ、③並列型物理アドレスキャッシュの3つがある。①直列型物理アドレスの短所を次から選べ。

データにアクセスするのに時間がかかる。

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②仮想アドレスキャッシュ、③並列型物理アドレスキャッシュの3つがある。②仮想アドレスキャッシュの短所を次から選べ。

データの不整合が生じる可能性がある。

キャッシュと仮想記憶の入ったメモリアクセス機構には、①直列型物理アドレスキャッシュ、②仮想アドレスキャッシュ、③並列型物理アドレスキャッシュの3つがある。③並列型物理アドレスの短所を次から選べ。

キャッシュサイズが限定される。

メインメモリの内容をキャッシュに入れるときは、ある程度まとまった番地分をひと固まりにして1つの①に入れることになる。その際、どこでも好きな①に入れていい方式もあるし、メインメモリの番地によってどの①に入れるか一意に決められている方式もある。前者の方式は②と呼ばれ、後者の方式は③と呼ばれる。③の場合は、どの①に入れるか特定するための④としてメモリアドレスの一部を使用する。そうすると異なるメモリアドレスでも④にあたる部分が同じなら、メモリの内容を同じ①に入れるように割り当てられるため、入っている内容が目的の番地から取り出されたものかどうかは①の前方に書き込まれる⑤をメモリアドレスの該当部分と照合することで確認される。照合して⑤が一致しなかったら、入っている内容は別の番地から取り出されたものであり、キャッシュミスが起こったことになる。このミスは⑥と呼ばれる。②の場合は①に空きがあればどこでも好きな箇所に入れることができるのでこのミスは起こらないが、逆にメインメモリから取り出した内容がどの①に入っているか全く見当がつかなくなるので、全ての箇所の⑤をメモリアドレスの該当部分と照合しなければならず回路が複雑になる。また⑥は起こらないものの、キャッシュしておきたいメインメモリの内容がキャッシュに収まりきらない場合には別の種類のキャッシュミスが起こる可能性がある。このミスは⑦と呼ばれる。

ライン, フルアソシアティブ, ダイレクトマップ, インデックス, タグ, 競合性ミス, 容量性ミス

仮想記憶の実現のためには、主記憶と二次記憶装置の間で内容のコピーやスワップをする機構を導入してやる必要がある。CPUがレジスタで処理をするにあたって、レジスタは主記憶とは直接やり取りできるものの、二次記憶装置とは直接やり取りできないためである。二次記憶装置から主記憶に内容を入れるときは、ある程度まとまった番地分を主記憶に持ってきたおかげで、その後しばらくは二次記憶装置から新たな内容を持ってくる必要はない。というのは、ある番地の内容が参照されたときには、その近辺の番地の内容が引き続き参照される性質があるためで、この性質は③局所性と呼ばれる。さて、目的とする内容を含む①が今現在、主記憶側にあるのか、それとも二次記憶装置側にあるのか、どう判別すればいいのであろうか。そのためには、全ての①について、主記憶側にあるのか、二次記憶装置側にあるのか、現時点での所在を示す一覧表が必要である。この表は④のどこかに格納されており、表が④のどこに格納されているかの情報は専用の⑤が保持している。CPUはこの⑤から表の場所を特定し、④に表を読みに行く。表には目的とする①について、今現在それが主記憶側にあるか二次記憶装置側にあるかの情報が⑥含まれているので、この一覧表の中から該当する情報が見つかるわけである。CPUは該当する情報を見つけるために一覧表を⑦調べることになる。

ページ, 空いている, 空間的, 主記憶, レジスタ, 必ず, 特定の箇所に絞って

キャッシュと仮想記憶の入ったメモリアクセス機構において、目的の命令やデータに辿り着くのに最も手間取った場合、CPUが3番目にアクセスするのは、次のうちどれか。

二次記憶装置

キャッシュメモリと主記憶の間で行き来するデータ単位は①と呼ばれ、仮想記憶における主記憶と補助記憶の間で行き来するデータ単位は②と呼ばれる。これらのうち、大きい方のデータ単位は③である。

キャッシュライン, ページ, ページ

キャッシュメモリと主記憶の間で行き来するデータ単位と、仮想記憶における主記憶と補助記憶の間で行き来するデータ単位とでは、どちらのデータサイズが小さいか。小さい方のデータ単位の用語を答えよ。

キャッシュライン

プロセッサにデータを読み込むときにキャッシュメモリにヒットしなかった場合、キャッシュメモリ制御装置が行う動作はどれか。

主記憶から所要のデータをブロック転送し、補助記憶装置に書き込む。

キャッシュと仮想記憶の入ったメモリアクセス機構において、CPUが真っ先に参照するのは、次のうちどれか。

TLB

プロセッサにデータを読み込むときにページフォールトが起こった場合、制御装置が行う動作は次のうちどれか。当てはまるものを全て選べ。

二次記憶装置から所要のデータを転送し、主記憶に読み込む。, ページテーブルのエントリを更新する。

すべての命令が5クロックで完了するように設計された。パイプライン制御のコンピュータがある。20命令を実行するのには何クロック必要となるか。ここで、すべての命令は途中で停止することなく実行できるものとする。

命令アドレス生成のタイミングを早めることによって生じるデメリットは次のうちどれか。

演算装置が新たに必要になる。

キャッシュメモリにおいて、主記憶のあるブロックを、キャッシュメモリの特定のブロックに割り当てる方式はどれか。

ダイレクトマッピング方式

キャッシュと仮想記憶の入ったメモリアクセス機構において、目的の命令やデータが見つからなかった場合、CPUが2番目にアクセスするのは、次のうちどれか。

ページテーブル

制御ハザードの解決法として早めにアドレシングすることがあげられる。以下のアドレシングの内、どのタイミングを早めるべきか。全て答えよ。

レジスタアドレシング, PC相対アドレシング, 擬似直接アドレシング

命令のサイクルを答えよ。 ①→②→③→④

フェッチ, 解読, アドレシング, 実行

インデックスとは何か答えよ。

キャッシュにおいて、メモリアドレスの一部がキャッシュラインの位置を指定するために使われること。

日本語表現法4

日本語表現法4

日本語表現法5

日本語表現法5

日本語表現法6

日本語表現法6

品詞判断

品詞判断

問題一覧

MIPSアーキテクチャのCPUの特徴として、適切なものはどれか。

次のうち、コンピュータの処理速度の向上を目的とするものはどれか。

パイプライン制御の特徴はどれか。

命令の処理をプロセッサ内で複数のステージに細分化し、複数の命令を並列に実行する。

パイプライン処理でクロックは重要な役割を果たすが、その理由として当てはまるものをすべて選べ。

50004

CPUのパイプライン処理を有効に機能させるプログラミング方法はどれか。

CASE文を少なくする。, 順次処理を多くする。

CPUのパイプラインハザードのうち、構造ハザードの発生原因として、適切なものはどれか。

ハードウェア資源の競合

CPUのパイプラインハザードのうち、データハザードの発生原因として、適切なものはどれか。

先行する命令の結果に依存する演算命令

CPUのパイプラインハザードのうち、制御ハザードの発生原因として、適切なものはどれか。

分岐命令

データハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

フォワーディングを行う。, 命令スケジューリングを行う。

構造ハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

命令スケジューリングを行う。, 命令キャッシュメモリとデータキャッシュメモリを別々に設ける。

制御ハザードの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

命令アドレス生成のタイミングを早める。, 命令スケジューリングを行う。, 適切な分岐予測を行う。

オーバーヘッドの解決策として、正しいものは次のうちどれか。当てはまるものをすべて選べ。

高速なレジスタを用いる。, パイプラインの各ステージの長さを合わせる。

ALU, レジスタファイル（別のパイプラインレジスタでも可）, ALU

次のうちアクセス時間の最も短い記憶装置はどれか。

CPUのレジスタ

次のうちアクセス時間の短い方から2番目にあたる記憶装置はどれか。

CPUの2次キャッシュメモリ

次のうちアクセス時間の短い方から3番目にあたる記憶装置はどれか。

主記憶装置

次のうちアクセス時間の短い方から4番目にあたる記憶装置はどれか。

補助記憶装置

処理装置で用いられるキャッシュメモリの使用目的として、適切なものはどれか。

主記憶へのアクセス速度とプロセッサの処理速度の差を埋める。

キャッシュメモリへの書き込み動作には、①ライトスルー方式と②ライトバック方式がある。ライトスルーの特徴を次からすべて選べ。

速度が遅い。, 主記憶の内容は常に最新である。

キャッシュメモリへの書き込み動作には、①ライトスルー方式と②ライトバック方式がある。ライトバックの特徴を次からすべて選べ。

高速に書き込みができる。, 主記憶に書き戻す必要が生じることがある。

キャッシュメモリへの書き込み動作には、ライトスルー方式とライトバック方式がある。それぞれの特徴のうち、適切なものはどれか。

ライトスルー方式では、データをキャッシュメモリと主記憶の両方に同時に書き込むので、主記憶の内容は常に最新である。

プロセッサにデータを読み込むときにキャッシュメモリにヒットしなかった場合、キャッシュメモリ制御装置が行う動作はどれか。

主記憶から所要のデータをブロック転送し、キャッシュメモリに読み込む。

データにアクセスするのに時間がかかる。

キャッシュサイズが限定される。

データの不整合が生じる可能性がある。

キャッシュメモリにおいて、主記憶のあるブロックを、キャッシュメモリの複数の特定ブロックに割り当てる方式はどれか。

セットアソシアティブ方式

キャッシュメモリとTLBにはそれぞれどんな情報が保持されているか。次から選べ。

キャッシュメモリには命令もしくはデータ自体が保持され、TLBには物理アドレスに関する情報が保持されている。

キャッシュメモリとページテーブルにはそれぞれどんな情報が保持されているか。次から選べ。

ページテーブルとTLBにはそれぞれどんな情報が保持されているか。次から選べ。

命令キャッシュを効果的に使用できるプログラムの作成方法はどれか。

頻繁に実行される処理部分をまとめる。

データキャッシュを効果的に使用できるプログラムの作成方法はどれか。

アクセスする作業領域部分をまとめる。

ページテーブル, スワップ

データにアクセスするのに時間がかかる。

データの不整合が生じる可能性がある。

キャッシュサイズが限定される。

ライン, フルアソシアティブ, ダイレクトマップ, インデックス, タグ, 競合性ミス, 容量性ミス

ページ, 空いている, 空間的, 主記憶, レジスタ, 必ず, 特定の箇所に絞って

二次記憶装置

キャッシュライン, ページ, ページ

キャッシュライン

プロセッサにデータを読み込むときにキャッシュメモリにヒットしなかった場合、キャッシュメモリ制御装置が行う動作はどれか。

主記憶から所要のデータをブロック転送し、補助記憶装置に書き込む。

キャッシュと仮想記憶の入ったメモリアクセス機構において、CPUが真っ先に参照するのは、次のうちどれか。

TLB

プロセッサにデータを読み込むときにページフォールトが起こった場合、制御装置が行う動作は次のうちどれか。当てはまるものを全て選べ。

二次記憶装置から所要のデータを転送し、主記憶に読み込む。, ページテーブルのエントリを更新する。

命令アドレス生成のタイミングを早めることによって生じるデメリットは次のうちどれか。

演算装置が新たに必要になる。

キャッシュメモリにおいて、主記憶のあるブロックを、キャッシュメモリの特定のブロックに割り当てる方式はどれか。

ダイレクトマッピング方式

ページテーブル

制御ハザードの解決法として早めにアドレシングすることがあげられる。以下のアドレシングの内、どのタイミングを早めるべきか。全て答えよ。

レジスタアドレシング, PC相対アドレシング, 擬似直接アドレシング

命令のサイクルを答えよ。 ①→②→③→④

フェッチ, 解読, アドレシング, 実行

インデックスとは何か答えよ。

キャッシュにおいて、メモリアドレスの一部がキャッシュラインの位置を指定するために使われること。