問題一覧
1
Si parla di paginazione su richiesta pura quando un processo che viene mandato in esecuzione non carica al principio alcuna pagina in memoria centrale
2
Vero
3
Tale algoritmo si prefigge di sostituire la pagina che non sarà utilizzata per più tempo
4
Tale algoritmo il sistema interpreta il futuro sulla base delle informazioni passate e seleziona la pagina non utilizzata da più lungo tempo, supponendo che non sia più utile
5
Rappresenta un deciso miglioramento dell'algoritmo FIFO
6
Non è implementabile ma utile come indice di confronto e valutazione
7
E' una approssimazione alquanto rozza dell'LRU
8
Statica e dinamica
9
Locale e Globale
10
Uniforme e proporzionata alle esigenze
11
Driver specifici
12
Nessuna delle altre opzioni
13
E' una area della memoria in cui vengono memorizzati i dati trasferiti tra due dispositivi, o tra un'applicazione e un dispositivo
14
Software a livello utente, Software indipendente dai dispositivi, Driver dei dispositivi, Driver delle interruzioni
15
L'esecuzione del driver si blocca in attesa che il controllore del dispositivo faccia il suo lavoro
16
Da una richiesta di interruzione
17
Dal controllore o dal sistema operativo
18
Preambolo, dati, ECC
19
In questa fase viene inserito un file system all'interno delle partizioni del disco.
20
In questa fase vengono scritti i settori all'interno delle tracce del disco. La formattazione a basso livello dà un formato al disco (da qui deriva il termine "formattazione") in modo che il controllore possa leggere o scrivere sul disco.
21
Nessuna delle altre opzioni
22
Accesso sincronizzato
23
E' quell parte del sistema operativo che interagisce direttamente con l'utente e consente di gestire e memorizzare i dati utilizzando file e cartelle
24
Efficienza, Nominazione, Raggruppamento Logico dei file
25
Struttura sequenziale
26
Lettura, scrittura, esecuzione
27
Sei
28
Tabella delle pagine
29
E' il livello dei file system in cui viene implementata le astrazioni dei file e delle cartelle
30
La locazione di ciascun file, directory o link all'interno di ogni file system disponibile
31
Realizzazione a lista lineare e realizzazione ad hash table
32
La frammentazione esterna
33
E' una strategia che consente di allocare nei dischi porzioni di file,anche di dimensioni diverse ma costituite da blocchi contigui, in qualsiasi parte del disco.
34
Nessuna delle altre opzioni
35
E' il blocco in cui sono allocati tutti i puntatori ai blocchi allocati ad uno specifico file
36
Indice allineato
37
Dispatching
38
E' una coppia <nome-oggetto, insieme-diritti> dove insieme-diritti è un sottoinsieme di tutte le operazioni che possono essere eseguite da un processo sull’oggetto
39
Rappresenta l'insieme di operazioni che possono essere effettuate da un processo su un oggetto e determina le risorse a cui esso può accedere
40
Per la gestione dei domini di protezione
41
Asimmetrici
42
Il problema è lo scambio sicuro della chiave segreta tra mittente e destinatario
43
Garantire la disponibilità, l'integrità, la riservatezza, l'autenticità e il non ripudio
44
Il non ripudio impedisce che un evento o documento possa essere disconosciuto dal suo autore
45
Molti dei moderni dispositivi di I/O sono molto veloci e richiedono una banda che il bus PCI non riesce a fornire
46
E' meno ingombrante del PCI
47
Nessuna delle altre opzioni
48
Prima di tutto il processo è un'entità attiva: esso è l'istanza di un programma in esecuzione su una CPU
49
Un processo è un programma in esecuzione. Per svolgere i suoi compiti necessita di alcune risorse (CPU, memoria, file dispositivi di I/O) che possono essere attribuite in diversi momenti (alla creazione o durante la sua esecuzione).
50
un processo non interferisca con i segmenti assegnati ad un altro processo
51
Concatenando blocchi liberi del disco (ovunque si trovino)
52
Il bus di comunicazione è costituito dai fili che collegano i piedini del processore con i piedini dei banchi di memoria e delle interfacce
53
Provoca la cessazione di ogni attività del processore
54
Nella tecnica di pipeline gestita con esecuzione fuori ordine, rappresentano quelle circuiterie in cui le istruzioni vengono memorizzate in attesa di essere eseguite
55
sul bus PCI non si utilizza un controllore DMA
56
Si, sia con le porte NOR che con le porte NAND, unendo i due ingressi
57
Non consente di passare facilmente il codice da un processore ad un altro (no portabilità)
58
I programmi vengono eseguiti molto velocemente
59
Nella programmazione in Assembly non c'e' distinzione fra le istruzioni da eseguire nella ALU e nella FPU, decide il controller
60
E' in ingresso e serve a portare il processore nello stato iniziale (tutti i registri a 0)
61
Nessuna delle altre opzioni
62
Delle direttive
63
Una rete sequenziale sincronizzata di Mealy con elementi di ritardo (Modello di Mealy Ritardato)
64
L'architettura di un calcolatore con Bus Mastering e accesso in DMA
65
Una rete sequenziale sincronizzata di Moore
66
Un registro multifunzionale
67
Un Registro multifunzionale
68
Non sono la stessa cosa: la legge di evoluzione nel tempo descrive come le uscite evolvono nel tempo in funzione degli ingressi, mentre la descrizione funzionale mappa uno stato di ingresso in uno stato di uscita
69
Modello Uno a uno e Modello molti a molti
70
Temporale, Spaziale, Sequenziale
71
driver, nucleo, sottosistema, api, applicazione: viene quindi organizzato in una gerarchia di livelli, ognuno costruito su quello sottostante; il livello più basso e' il livello fisico e quello più alto e' l'interfaccia utente
72
è una porzione di memoria che contiene 256 entrate (blocchi o elementi) che prendono il nome di descrittore o gate; ogni gate è formato da 8 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI)
73
Condensatori o elementi passivi
74
Matrici di Flipflop D-Latch
75
Nessuna delle precedenti
76
Possono avere N ingressi combinando porte a 2 ingressi
77
contiene un valore che identifica univocamente l'indirizzo del blocco di memoria memorizzato nella posizione della cache
78
Per ricevere le richieste di interruzione
79
Una tabella di descrittori di buffer
80
la chiamata restituisce -1 in caso di errore
81
Nessuna delle altre opzioni
82
Porta NAND
83
Multiplexer
84
Decoder espandibile
85
Nessuna delle altre opzioni
86
OPCODEsuffix source, destination
87
Memoria Globale, Texture Memory, Cache Memory e Constant Memory
88
Porta NAND
89
Mai (dallo stato Waiting deve andare allo stato ready e poi dallo stato running)
90
Mostra un circuito di comando di un controllore del bus
91
Esso utilizza 8 piedini per i dati, 31 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O
92
Esso utilizza 8 piedini per i dati, 32 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O
93
Se la rete va a regime dopo ogni cambiamento dello stato di ingresso
94
Una collezione di flip-flop D positive edge triggered, quindi una rete sequenziale sincrona
Calcolatori Eletrronici
Calcolatori Eletrronici
ユーザ名非公開 · 100問 · 1年前Calcolatori Eletrronici
Calcolatori Eletrronici
100問 • 1年前Calcolatori Elettronici 2
Calcolatori Elettronici 2
ユーザ名非公開 · 100問 · 1年前Calcolatori Elettronici 2
Calcolatori Elettronici 2
100問 • 1年前Calcolatori Elettronici 3
Calcolatori Elettronici 3
ユーザ名非公開 · 100問 · 1年前Calcolatori Elettronici 3
Calcolatori Elettronici 3
100問 • 1年前問題一覧
1
Si parla di paginazione su richiesta pura quando un processo che viene mandato in esecuzione non carica al principio alcuna pagina in memoria centrale
2
Vero
3
Tale algoritmo si prefigge di sostituire la pagina che non sarà utilizzata per più tempo
4
Tale algoritmo il sistema interpreta il futuro sulla base delle informazioni passate e seleziona la pagina non utilizzata da più lungo tempo, supponendo che non sia più utile
5
Rappresenta un deciso miglioramento dell'algoritmo FIFO
6
Non è implementabile ma utile come indice di confronto e valutazione
7
E' una approssimazione alquanto rozza dell'LRU
8
Statica e dinamica
9
Locale e Globale
10
Uniforme e proporzionata alle esigenze
11
Driver specifici
12
Nessuna delle altre opzioni
13
E' una area della memoria in cui vengono memorizzati i dati trasferiti tra due dispositivi, o tra un'applicazione e un dispositivo
14
Software a livello utente, Software indipendente dai dispositivi, Driver dei dispositivi, Driver delle interruzioni
15
L'esecuzione del driver si blocca in attesa che il controllore del dispositivo faccia il suo lavoro
16
Da una richiesta di interruzione
17
Dal controllore o dal sistema operativo
18
Preambolo, dati, ECC
19
In questa fase viene inserito un file system all'interno delle partizioni del disco.
20
In questa fase vengono scritti i settori all'interno delle tracce del disco. La formattazione a basso livello dà un formato al disco (da qui deriva il termine "formattazione") in modo che il controllore possa leggere o scrivere sul disco.
21
Nessuna delle altre opzioni
22
Accesso sincronizzato
23
E' quell parte del sistema operativo che interagisce direttamente con l'utente e consente di gestire e memorizzare i dati utilizzando file e cartelle
24
Efficienza, Nominazione, Raggruppamento Logico dei file
25
Struttura sequenziale
26
Lettura, scrittura, esecuzione
27
Sei
28
Tabella delle pagine
29
E' il livello dei file system in cui viene implementata le astrazioni dei file e delle cartelle
30
La locazione di ciascun file, directory o link all'interno di ogni file system disponibile
31
Realizzazione a lista lineare e realizzazione ad hash table
32
La frammentazione esterna
33
E' una strategia che consente di allocare nei dischi porzioni di file,anche di dimensioni diverse ma costituite da blocchi contigui, in qualsiasi parte del disco.
34
Nessuna delle altre opzioni
35
E' il blocco in cui sono allocati tutti i puntatori ai blocchi allocati ad uno specifico file
36
Indice allineato
37
Dispatching
38
E' una coppia <nome-oggetto, insieme-diritti> dove insieme-diritti è un sottoinsieme di tutte le operazioni che possono essere eseguite da un processo sull’oggetto
39
Rappresenta l'insieme di operazioni che possono essere effettuate da un processo su un oggetto e determina le risorse a cui esso può accedere
40
Per la gestione dei domini di protezione
41
Asimmetrici
42
Il problema è lo scambio sicuro della chiave segreta tra mittente e destinatario
43
Garantire la disponibilità, l'integrità, la riservatezza, l'autenticità e il non ripudio
44
Il non ripudio impedisce che un evento o documento possa essere disconosciuto dal suo autore
45
Molti dei moderni dispositivi di I/O sono molto veloci e richiedono una banda che il bus PCI non riesce a fornire
46
E' meno ingombrante del PCI
47
Nessuna delle altre opzioni
48
Prima di tutto il processo è un'entità attiva: esso è l'istanza di un programma in esecuzione su una CPU
49
Un processo è un programma in esecuzione. Per svolgere i suoi compiti necessita di alcune risorse (CPU, memoria, file dispositivi di I/O) che possono essere attribuite in diversi momenti (alla creazione o durante la sua esecuzione).
50
un processo non interferisca con i segmenti assegnati ad un altro processo
51
Concatenando blocchi liberi del disco (ovunque si trovino)
52
Il bus di comunicazione è costituito dai fili che collegano i piedini del processore con i piedini dei banchi di memoria e delle interfacce
53
Provoca la cessazione di ogni attività del processore
54
Nella tecnica di pipeline gestita con esecuzione fuori ordine, rappresentano quelle circuiterie in cui le istruzioni vengono memorizzate in attesa di essere eseguite
55
sul bus PCI non si utilizza un controllore DMA
56
Si, sia con le porte NOR che con le porte NAND, unendo i due ingressi
57
Non consente di passare facilmente il codice da un processore ad un altro (no portabilità)
58
I programmi vengono eseguiti molto velocemente
59
Nella programmazione in Assembly non c'e' distinzione fra le istruzioni da eseguire nella ALU e nella FPU, decide il controller
60
E' in ingresso e serve a portare il processore nello stato iniziale (tutti i registri a 0)
61
Nessuna delle altre opzioni
62
Delle direttive
63
Una rete sequenziale sincronizzata di Mealy con elementi di ritardo (Modello di Mealy Ritardato)
64
L'architettura di un calcolatore con Bus Mastering e accesso in DMA
65
Una rete sequenziale sincronizzata di Moore
66
Un registro multifunzionale
67
Un Registro multifunzionale
68
Non sono la stessa cosa: la legge di evoluzione nel tempo descrive come le uscite evolvono nel tempo in funzione degli ingressi, mentre la descrizione funzionale mappa uno stato di ingresso in uno stato di uscita
69
Modello Uno a uno e Modello molti a molti
70
Temporale, Spaziale, Sequenziale
71
driver, nucleo, sottosistema, api, applicazione: viene quindi organizzato in una gerarchia di livelli, ognuno costruito su quello sottostante; il livello più basso e' il livello fisico e quello più alto e' l'interfaccia utente
72
è una porzione di memoria che contiene 256 entrate (blocchi o elementi) che prendono il nome di descrittore o gate; ogni gate è formato da 8 byte che contengono l'indirizzo della routine di interruzione e un byte di accesso (importanti i bit P e TI)
73
Condensatori o elementi passivi
74
Matrici di Flipflop D-Latch
75
Nessuna delle precedenti
76
Possono avere N ingressi combinando porte a 2 ingressi
77
contiene un valore che identifica univocamente l'indirizzo del blocco di memoria memorizzato nella posizione della cache
78
Per ricevere le richieste di interruzione
79
Una tabella di descrittori di buffer
80
la chiamata restituisce -1 in caso di errore
81
Nessuna delle altre opzioni
82
Porta NAND
83
Multiplexer
84
Decoder espandibile
85
Nessuna delle altre opzioni
86
OPCODEsuffix source, destination
87
Memoria Globale, Texture Memory, Cache Memory e Constant Memory
88
Porta NAND
89
Mai (dallo stato Waiting deve andare allo stato ready e poi dallo stato running)
90
Mostra un circuito di comando di un controllore del bus
91
Esso utilizza 8 piedini per i dati, 31 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O
92
Esso utilizza 8 piedini per i dati, 32 piedini per gli indirizzi di cui i 16 meno significativi si utilizzano quando viene indirizzato lo spazio di I/O
93
Se la rete va a regime dopo ogni cambiamento dello stato di ingresso
94
Una collezione di flip-flop D positive edge triggered, quindi una rete sequenziale sincrona