問題一覧
1
Le reti combinatorie sono delle reti:
Asincrone
2
Una variabile logica si resetta quando:
Transisce da 1 a 0
3
Da punto di vista funzionale, una rete logica è caratterizzata da:
Stati di ingresso, stati di uscita e una legge di evoluzione nel tempo
4
Gli stati di ingresso di una rete combinatoria:
Possono cambiare in qualsiasi momento
5
Cosa è una rete combinatoria?
Una rete il cui stato di uscita dipende solo dallo stato di ingresso
6
Una rete combinatoria si dice a regime:
Quando l'uscita è stabile a fronte di un ingresso stabile
7
La descrizione funzionale e la legge di evoluzione nel tempo di una rete combinatoria:
Nessuna delle altre opzioni
8
I generatori di costanti sono reti a:
Un Ingresso
9
Le porte logiche AND e OR:
Nessuna delle altre opzioni
10
l’immagine in figura mostra la sintesi circuitale di un:
Decoder
11
l’immagine in figura mostra la sintesi circuitale di un:
Nessuna delle altre opzioni
12
l’immagine in figura mostra la sintesi circuitale di un:
Nessuna delle altre opzioni
13
Cosa significa sintesi in forma SP in forma canonica?
L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati
14
A cosa servono le mappe di Karnaugh?
Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie
15
Esiste differenza fra mintermini, implicanti e implicanti principali?
Si, le differenze sono sostanziali
16
Perché le porte NAND e NOR sono dette universali?
Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR).
17
E' possible realizzare una porta NOT con le porte universali?
Nessuna delle altre opzioni
18
Nella sintesi a porte NAND di una rete combinatoria:
Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti
19
Nella sintesi a porte NOR di una rete combinatoria:
Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme
20
Quale è la corretta descrizione a parole del Flip-Flop SR?
Il FF-SR si comporta nel seguente modo: -se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), -se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); -se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti
21
Cosa è una rete sequenziale asincrona?
E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stao interno marcato e dallo stato di ingresso
22
Quali sono le differenza fra le reti sequenziali asincrone e le reti combinatorie?
Nelle reti sequenziali asincrone estitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no
23
Una rete sequenziale asincrona viene pilotata in maniera fondamentale se:
Nessuna delle altre opzioni
24
Quando una rete sequenziale asincrona è priva di alee essenziali?
Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso
25
Quando si deve utilizzare una stato ponte nella sintesi di reti sequenziali asincrone?
Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti
26
Quando una tabella di flusso si dice normale?
Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile
27
Il modello strutturale per la sintesi di reti sequenziali asincrone prevede:
La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale
28
Quale è la corretta descrizione a parole del Flip-Flop D-Latch?
- Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 1 (trasparenza). - Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1.
29
Quanti stati interni si utilizzano nella sintesi di un flip-flop SR commerciale?
2
30
Si possono eliminare i ritardi di marcatura per gli stati interni nella sintesi a porte NAND di un flip-flop SR commerciale?
Si, perché basta il ritardo introdotto dalle porte NAND
31
Quali sono i vantaggi sella sintesi per reti sequenziali asincrone con modello strutturale con Flip-Flop SR?
Potrebbe non essere necessario inserire elementi di ritardo per la propagazione del nuovo stato interno e spesso il costo della sintesi finale risulta inferiore al modello classico con elementi di ritardo
32
Quale è il principale problema legato al fatto che il FF D-latch è trasparente quando l'ingresso p è a 1?
Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q
33
Quale è la corretta descrizione a parole del Flip-Flop D-positive edge triggered?
- Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte in salita di p, per un tempo breve . - L'ingresso d viene campionato sul fronte di salita di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è disconnessa dall'ingresso. - L'uscita q viene adeguata al valore campionato di d dopo che la rete ha smesso di essere sensibile al valore di d
34
Cosa si intende per modello strutturale con Flip-flop SR per la sintersi di reti sequenziali asincrone?
Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo.
35
Le memorie RAM statiche sono:
Reti sequenziali asincrone
36
Le memorie RAM statiche sono:
Nessuna delle altre opzioni
37
I piedini di una memoria RAM statica sono:
Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso)
38
Le memorie ROM sono:
Reti combinatorie
39
Indicare quali sono le corrette regole di pilotaggio dei registri:
Gli stati di ingresso si devono mantenere stabili intorno al fronte di salita del clock, per un tempo Tsetup prima e Thold dopo
40
Il fatto che due stati di ingresso ai registri, presentati su istanti di clock (fronti di salita) consecutivi, siano identici, adiacenti o non adiacenti non riveste alcuna importanza
E' sempre vero
41
Indicare quale delle seguenti descrizioni è quella corretta
Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema.
42
Che cosa è un registro?
Nessuna delle altre opzioni
43
l’immagine in figura mostra la sintesi circuitale di un:
Nessuna delle altre opzioni
44
Le specifiche di un registro contatore debbono quindi includere:
La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ).
45
Che cosa è un registro contatore?
Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che, all'arrivo di ogni segnale di sincronizzazione viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down )
46
l’immagine in figura mostra la sintesi circuitale di un:
Nessuna delle altre opzioni
47
l’immagine mostrata è il modello strutturale di:
Nessuna delle altre opzioni
48
l’immagine mostrata è il modello strutturale di:
Una rete sequenziale sincronizzata di Mealy
49
l’immagine mostrata è il modello strutturale di:
Nessuna delle altre opzioni
50
Nelle reti sequenziali sincronizzate:
Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti
51
Che tipo di circuito logico è il processore?
Una rete sequenziale sincronizzata complessa
52
Una rete sequenziale sincronizzata complessa si può scomporre in:
Parte Operativa e Parte Controllo
53
Nelle reti sequenziali sincronizzate complesse le miscro istruzioni:
In un linguaggio di trasferimento fra registri sono assegnamenti a registri operativi
54
Nelle reti sequenziali sincronizzate complesse i micro salti:
In un linguaggio di trasferimento fra registri sono assegnamenti al registro di stato
55
Una rete sequenziale sincronizzata complessa si può scomporre in:
Nessuna delle altre opzioni
56
Come si possono rappresentare i numeri interi all'interno della ALU?
Modulo e segno, Complemento a due
57
Identificare l'affermazione corretta:
La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri naturali in base 2, o come numeri interi rappresentati in complemento a 2.
58
Identificare l'affermazione corretta:
Nessuna delle altre opzioni
59
Identificare l'affermazione corretta relativa al linguaggio Assembly:
Nessuna delle altre opzioni
60
Perché il linguaggio Assembly è di basso livello?
Perché le istruzioni scritte vengono direttamente eseguite dal processore
61
Il registro EIP (Instruction Pointer register, a volte anche chiamato program counter) contiene:
L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire
62
I registri generali di un processore PC sono
EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 32 bit.
63
Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta:
Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, le porte di I/O non lo sono
64
Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta:
Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit più significativi
65
Con riferimento all'organizzazione funzionale di un calcolatore basato su architetture Intel x86, indicare l'affermazione corretta:
Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima delle locazioni interessate
66
La seguente istruzione: MOV %EAX, pippo
E' scritta in linguaggio assembly
67
La seguente istruzione: MOV %EAX, 0x01F4E39A
E' scritta in linguaggio mnemonico
68
La seguente istruzione: MOV %EAX, 0x01F4E39A
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
69
La seguente istruzione: MOV %EAX, 0x01F4E39A
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
70
Quali sono i campi di una tipica istruzione in linguaggio mnemonico (quello presentato durante il corso)?
Nessuna delle altre opzioni
71
La seguente pseudo istruzione in linguaggio mnemonico OPCODE $0x5683A20B,%ECX rappresenta:
Un esempio di indirizzamento immediato per l'operando sorgente
72
Quale delle seguenti affermazioni è vera?
Nel linguaggio mnemonico, uno degli operandi, sia esso sorgente o destinatario, ma mai entrambi, può trovarsi in memoria. In tal caso, per riferirlo bisogna specificarne l'indirizzo a 32 bit
73
La seguente istruzione in linguaggio mnemonico MOV $0x2000,(%EDI):
Sposta il valore 0x2000 nella locazione di memoria puntata dal contenuto di EDI
74
Con riferimento al linguaggio Assembly, cosa sono le istruzioni operative?
Sono istruzioni che si occupano di: - trasferimento dati - operazioni aritmetiche - operazioni di traslazione/rotazione - operazioni logiche
75
Con riferimento al linguaggio Assembly, cosa sono le istruzioni di controllo?
Sono istruzioni che si occupano di: - gestione di sotto programmi - salti
76
Quali delle seguenti affermazioni relative alla gestione della pila in Assembly è vera?
-il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo; - l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; - il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo.
77
Quali sono i registri utilizzati per la gestione della pila in linguaggio Assembly?
I registri ESP ed EBP
78
L'istruzione - ADD source, destination
Modifica tutti i flag
79
L'istruzione - SAL destination
Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero
80
L'istruzione - SHR destination
Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero
81
L'istruzione - CMP source, destination
Modifica tutti i flag
82
Con riferimento alle istruzioni di Salto del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera (si consideri che la condizione di salto sia verificata):
Esse aggiornano il valore di EIP
83
Con riferimento alle istruzioni di Salto Condizionato del linguaggio Assembly, indicare quale delle seguenti affermazioni è quella vera:
Le condizioni dipendono dal valore dei flag e i flag non vengono modificati
84
Quale delle seguenti affermazioni è vera?
- Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro. - Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto.
85
Cosa fa l'istruzione Assembly HLT?
Nessuna delle altre opzioni
86
In assembly GAS le righe di un programma sono:
Direttive ed istruzioni
87
Il programma mostrato in figura:
Conta il numero di occorrenze a uno in una doppia parola
88
Dato il programma mostrato in figura, il contenuto (in decimale) del registro CL alla fine dell'esecuzione è:
10
89
In Assembly GAS le seguenti stringe: - .GLOBAL _main; - .data; - .text sono:
Nessuna delle altre opzioni
90
dell’esecuzione è:
7
91
figura:
Conta il numero di occorrenze della lettera e
92
figura:
Nessuna delle altre opzioni
93
dall’esecuzione è:
7
94
Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è:
0
95
Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è:
362880
96
Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è:
120
97
Dato il programma mostrato in figura, il contenuto (in decimale) della variabile risultato alla fine dell'esecuzione è:
1
98
Con riferimento al linguaggio Assembly GAS, quali delle seguenti affermazioni è falsa?
La memoria non è accessibile da qualunque sottoprogramma, in qualunque punto.
99
Il programmatore che utilizza Assembly GAS, per gestire l'I/O:
Deve utilizzare dei sottoprogrammi di utilità
100
I piedini dei blocchi funzionali che costituiscono un calcolatore elettronico servono per:
Per comunicare con il mondo esterno