問題一覧
1
Asincrone
2
Transisce da 1 a 0
3
Stati di ingresso, stati di uscita e una legge di evoluzione nel tempo
4
Possono cambiare in qualsiasi momento
5
Una rete il cui stato di uscita dipende solo dallo stato di ingresso
6
Quando l'uscita è stabile a fronte di un ingresso stabile
7
Nessuna delle altre opzioni
8
Un Ingresso
9
Nessuna delle altre opzioni
10
Decoder
11
Nessuna delle altre opzioni
12
Nessuna delle altre opzioni
13
L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati
14
Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie
15
Si, le differenze sono sostanziali
16
Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR).
17
Nessuna delle altre opzioni
18
Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti
19
Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme
20
Il FF-SR si comporta nel seguente modo: -se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), -se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); -se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti
21
E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stao interno marcato e dallo stato di ingresso
22
Nelle reti sequenziali asincrone estitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no
23
Nessuna delle altre opzioni
24
Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso
25
Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti
26
Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile
27
La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale
28
- Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 1 (trasparenza). - Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1.
29
2
30
Si, perché basta il ritardo introdotto dalle porte NAND
31
Potrebbe non essere necessario inserire elementi di ritardo per la propagazione del nuovo stato interno e spesso il costo della sintesi finale risulta inferiore al modello classico con elementi di ritardo
32
Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q
33
- Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte in salita di p, per un tempo breve . - L'ingresso d viene campionato sul fronte di salita di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è disconnessa dall'ingresso. - L'uscita q viene adeguata al valore campionato di d dopo che la rete ha smesso di essere sensibile al valore di d
34
Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo.
35
Reti sequenziali asincrone
36
Nessuna delle altre opzioni
37
Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso)
38
Reti combinatorie
39
Gli stati di ingresso si devono mantenere stabili intorno al fronte di salita del clock, per un tempo Tsetup prima e Thold dopo
40
E' sempre vero
41
Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema.
42
Nessuna delle altre opzioni
43
Nessuna delle altre opzioni
44
La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ).
45
Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che, all'arrivo di ogni segnale di sincronizzazione viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down )
46
Nessuna delle altre opzioni
47
Nessuna delle altre opzioni
48
Una rete sequenziale sincronizzata di Mealy
49
Nessuna delle altre opzioni
50
Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti
51
Una rete sequenziale sincronizzata complessa
52
Parte Operativa e Parte Controllo
53
In un linguaggio di trasferimento fra registri sono assegnamenti a registri operativi
54
In un linguaggio di trasferimento fra registri sono assegnamenti al registro di stato
55
Nessuna delle altre opzioni
56
Modulo e segno, Complemento a due
57
La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri naturali in base 2, o come numeri interi rappresentati in complemento a 2.
58
Nessuna delle altre opzioni
59
Nessuna delle altre opzioni
60
Perché le istruzioni scritte vengono direttamente eseguite dal processore
61
L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire
62
EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 32 bit.
63
Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, le porte di I/O non lo sono
64
Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit più significativi
65
Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima delle locazioni interessate
66
E' scritta in linguaggio assembly
67
E' scritta in linguaggio mnemonico
68
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
69
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
70
Nessuna delle altre opzioni
71
Un esempio di indirizzamento immediato per l'operando sorgente
72
Nel linguaggio mnemonico, uno degli operandi, sia esso sorgente o destinatario, ma mai entrambi, può trovarsi in memoria. In tal caso, per riferirlo bisogna specificarne l'indirizzo a 32 bit
73
Sposta il valore 0x2000 nella locazione di memoria puntata dal contenuto di EDI
74
Sono istruzioni che si occupano di: - trasferimento dati - operazioni aritmetiche - operazioni di traslazione/rotazione - operazioni logiche
75
Sono istruzioni che si occupano di: - gestione di sotto programmi - salti
76
-il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo; - l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; - il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo.
77
I registri ESP ed EBP
78
Modifica tutti i flag
79
Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero
80
Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero
81
Modifica tutti i flag
82
Esse aggiornano il valore di EIP
83
Le condizioni dipendono dal valore dei flag e i flag non vengono modificati
84
- Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro. - Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto.
85
Nessuna delle altre opzioni
86
Direttive ed istruzioni
87
Conta il numero di occorrenze a uno in una doppia parola
88
10
89
Nessuna delle altre opzioni
90
7
91
Conta il numero di occorrenze della lettera e
92
Nessuna delle altre opzioni
93
7
94
0
95
362880
96
120
97
1
98
La memoria non è accessibile da qualunque sottoprogramma, in qualunque punto.
99
Deve utilizzare dei sottoprogrammi di utilità
100
Per comunicare con il mondo esterno
Calcolatori Elettronici 2
Calcolatori Elettronici 2
ユーザ名非公開 · 100問 · 1年前Calcolatori Elettronici 2
Calcolatori Elettronici 2
100問 • 1年前Calcolatori Elettronici 3
Calcolatori Elettronici 3
ユーザ名非公開 · 100問 · 1年前Calcolatori Elettronici 3
Calcolatori Elettronici 3
100問 • 1年前Calcolatori 4
Calcolatori 4
ユーザ名非公開 · 3回閲覧 · 94問 · 1年前Calcolatori 4
Calcolatori 4
3回閲覧 • 94問 • 1年前問題一覧
1
Asincrone
2
Transisce da 1 a 0
3
Stati di ingresso, stati di uscita e una legge di evoluzione nel tempo
4
Possono cambiare in qualsiasi momento
5
Una rete il cui stato di uscita dipende solo dallo stato di ingresso
6
Quando l'uscita è stabile a fronte di un ingresso stabile
7
Nessuna delle altre opzioni
8
Un Ingresso
9
Nessuna delle altre opzioni
10
Decoder
11
Nessuna delle altre opzioni
12
Nessuna delle altre opzioni
13
L'uscita della rete combinatoria è ottenuta come somma di prodotti e ogni prodotto contiene tutti gli ingressi diretti o negati
14
Servono per rappresentare le leggi combinatorie e per la sintesi di reti combinatorie
15
Si, le differenze sono sostanziali
16
Perché ogni porta logica può essere fatta usando esclusivamente porte NAND (o usando esclusivamente porte NOR).
17
Nessuna delle altre opzioni
18
Si suppone di avere una rete logica combinatoria già sintetizzata come Somma di Prodotti
19
Si suppone di avere una rete logica combinatoria già sintetizzata come Prodotto di Somme
20
Il FF-SR si comporta nel seguente modo: -se la variabile s è alta (vale 1) e la variabile r è bassa (vale 0), l'uscita viene posta al livello alto (set), -se la variabile s è bassa e la variabile r è alta, l'uscita viene posta al livello basso (reset); -se entrambi gli ingressi sono bassi, l'uscita mantiene il valore precedente Il comportamento della rete non è definito se entrambi gli ingressi sono alti
21
E' una rete sempre in evoluzione il cui stato di uscita dipende dallo stao interno marcato e dallo stato di ingresso
22
Nelle reti sequenziali asincrone estitono elementi di memoria per marcare gli stati interni, nelle reti combinatorie no
23
Nessuna delle altre opzioni
24
Si analizza la tabella di flusso che deve essere normale. Se partendo da uno stato stabile e variando di un bit lo stato di ingresso, si finisce in uno stato stabile X, e tale stato stabile X è lo stesso nel quale si finisce variando altre due volte lo stesso bit di ingresso
25
Quando esistono delle transizioni fra stati interni identificati le cui codifiche non sono adiacenti
26
Quando partendo da ogni stato interno stabile, al variare dell'ingresso, o si rimante in tale stato, oppure si va a finire in un nuovo stato stabile
27
La presenza di: i) una rete combinatoria A per la generazione dello stato interno successivo, ii) un elemento di ritardo, iii) un meccanismo di retroazione per riportare lo stato interno attuale in ingresso alla rete A, iv) una seconda rete combinatoria B per generale lo stato di uscita in base allo stato interno attuale
28
- Il flip flop D-latch è dotato di due ingressi (p e d) ed una uscita q. - Memorizza il valore dello stato di ingresso d (quindi, memorizza un bit) quando l'ingresso p vale 1 (trasparenza). - Quando p vale 0, invece, è in conservazione, cioè mantiene in uscita (memorizza) l'ultimo valore che d ha assunto. - Quindi, il FF D-latch una rete che può trovarsi in due stati, uno nel quale ha memorizzato il valore 0 ed uno nel quale ha memorizzato il valore 1.
29
2
30
Si, perché basta il ritardo introdotto dalle porte NAND
31
Potrebbe non essere necessario inserire elementi di ritardo per la propagazione del nuovo stato interno e spesso il costo della sintesi finale risulta inferiore al modello classico con elementi di ritardo
32
Non si può memorizzare in un FF D-Latch niente che sia funzione dell'uscita q
33
- Flip-Flop D-positive edge triggered è dotato di due ingressi (p e d) ed una uscita q. - E' sensibile a d soltanto a cavallo del fronte in salita di p, per un tempo breve . - L'ingresso d viene campionato sul fronte di salita di p. - Per tutto il (breve) tempo in cui il Flip-Flop D-positive edge triggered è sensibile alla variabile di ingresso d, la variabile di uscita q è disconnessa dall'ingresso. - L'uscita q viene adeguata al valore campionato di d dopo che la rete ha smesso di essere sensibile al valore di d
34
Si tratta di un modello in cui si utilizzano i flip-flop SR come elemento di ritardo.
35
Reti sequenziali asincrone
36
Nessuna delle altre opzioni
37
Indirizzi (in ingresso), Dati (bidirezionali), Selezione del Banco (in ingresso), Selezione per la lettura (in ingresso), Selezione per la Scrittura (in ingresso)
38
Reti combinatorie
39
Gli stati di ingresso si devono mantenere stabili intorno al fronte di salita del clock, per un tempo Tsetup prima e Thold dopo
40
E' sempre vero
41
Una rete sequenziale sincronizzata è, in prima approssimazione, una collezione di registri e di reti combinatorie, montati in qualunque modo. E' fondamentale che non ci siano anelli di reti combinatorie (che invece darebbero vita ad una rete sequenziale asincrona), e che i registri abbiano tutti lo stesso clock. Ci possono essere senza alcun problema, invece, anelli che abbiano registri al loro interno, in quanto questo non crea alcun problema.
42
Nessuna delle altre opzioni
43
Nessuna delle altre opzioni
44
La base b in cui il numero verrà espresso, il numero N delle sue cifre e il suo tipo (numero naturale o numero intero con o senza virgola ).
45
Un registro contatore è una rete sequenziale sincronizzata il cui stato di uscita può essere interpretato come un numero che, all'arrivo di ogni segnale di sincronizzazione viene: - incrementato (contatore up) o - decrementato (contatore down) o - incrementato o decrementato in dipendenza del valore di un'opportuna variabile di comando (contatore up/down )
46
Nessuna delle altre opzioni
47
Nessuna delle altre opzioni
48
Una rete sequenziale sincronizzata di Mealy
49
Nessuna delle altre opzioni
50
Non ci sono alee essenziali, né problemi di corse critiche. Stati interni consecutivi possono essere arbitrariamente distanti
51
Una rete sequenziale sincronizzata complessa
52
Parte Operativa e Parte Controllo
53
In un linguaggio di trasferimento fra registri sono assegnamenti a registri operativi
54
In un linguaggio di trasferimento fra registri sono assegnamenti al registro di stato
55
Nessuna delle altre opzioni
56
Modulo e segno, Complemento a due
57
La ALU è in grado di eseguire operazioni logiche (AND, OR, NOT, etc.) ed operazioni aritmetiche, interpretando le stringhe di bit che maneggia come numeri naturali in base 2, o come numeri interi rappresentati in complemento a 2.
58
Nessuna delle altre opzioni
59
Nessuna delle altre opzioni
60
Perché le istruzioni scritte vengono direttamente eseguite dal processore
61
L'indirizzo della locazione a partire dalla quale sarà prelevata la prossima istruzione da eseguire
62
EAX, EBX, ECX, EDX, EBP, ESI, EDI e ESP ed hanno una capacità di 32 bit.
63
Mentre le locazioni di memoria sono strutturalmente identiche l'una all'altra, cioè posso scegliere se mettere un dato in una qualunque cella di memoria, le porte di I/O non lo sono
64
Se una doppia o quadrupla locazione contiene un numero, la locazione di indirizzo più piccolo contiene gli 8 bit meno significativi del numero e così via fino alla locazione di indirizzo più grande che contiene gli 8 bit più significativi
65
Se il processore accede ad una locazione doppia o quadrupla, allora esso utilizzerà come indirizzo quello della prima delle locazioni interessate
66
E' scritta in linguaggio assembly
67
E' scritta in linguaggio mnemonico
68
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
69
Dice al processore di spostare il contenuto del registro EAX nella linea di memoria il cui indirizzo della locazione meno significativo è 0x01F4E39A
70
Nessuna delle altre opzioni
71
Un esempio di indirizzamento immediato per l'operando sorgente
72
Nel linguaggio mnemonico, uno degli operandi, sia esso sorgente o destinatario, ma mai entrambi, può trovarsi in memoria. In tal caso, per riferirlo bisogna specificarne l'indirizzo a 32 bit
73
Sposta il valore 0x2000 nella locazione di memoria puntata dal contenuto di EDI
74
Sono istruzioni che si occupano di: - trasferimento dati - operazioni aritmetiche - operazioni di traslazione/rotazione - operazioni logiche
75
Sono istruzioni che si occupano di: - gestione di sotto programmi - salti
76
-il registro ESP va inizializzato con l'indirizzo della locazione immediatamente successiva a quella di fondo; - l'immissione di un'informazione nella pila (operazione push) va effettuata decrementando prima l'indirizzo contenuto nel registro ESP ed utilizzando poi tale indirizzo come indirizzo per un'operazione di scrittura in memoria; - il prelievo di un'informazione della pila (operazione pop) va effettuato utilizzando prima il contenuto del registro ESP come indirizzo per un'operazione di lettura dalla memoria e poi incrementando tale indirizzo.
77
I registri ESP ed EBP
78
Modifica tutti i flag
79
Effettua uno shift a sinistra dei bit che costituiscono l'operando destinatario. Il bit più significativo del destinatario va a finire nel CF, mentre il bit meno significativo viene posto a zero
80
Effettua uno shift a destra dei bit che costituiscono l'operando destinatario. Il bit meno significativo del destinatario va a finire nel CF, mentre il bit più significativo viene posto a zero
81
Modifica tutti i flag
82
Esse aggiornano il valore di EIP
83
Le condizioni dipendono dal valore dei flag e i flag non vengono modificati
84
- Le istruzioni con codice operativo CALL salvano nella pila l'indirizzo dell'istruzione di rientro. - Quelle con codice operativo RET rintracciano nella pila l'indirizzo dell'istruzione di rientro e lo utilizzano come indirizzo di salto.
85
Nessuna delle altre opzioni
86
Direttive ed istruzioni
87
Conta il numero di occorrenze a uno in una doppia parola
88
10
89
Nessuna delle altre opzioni
90
7
91
Conta il numero di occorrenze della lettera e
92
Nessuna delle altre opzioni
93
7
94
0
95
362880
96
120
97
1
98
La memoria non è accessibile da qualunque sottoprogramma, in qualunque punto.
99
Deve utilizzare dei sottoprogrammi di utilità
100
Per comunicare con il mondo esterno