制御装置、演算装置、主記憶装置、補助記憶装置、I/O（入出力装置）

プログラムの命令を解釈して他の装置を制御する

制御装置からの指示に従って様々な演算を行う

中央処理装置（CPU）

データやそのデータを処理するためのプログラムを読み書き自由なRAMに格納する

低速だが大容量で長期保存が可能

ユーザーからの入力を受けてユーザーへ結果を出力する

プログラム内蔵方式（プログラム記憶方式）、逐次処理方式、1 次元アドレス空間

内部にプログラムを格納し、データや命令も同じメモリ上に置く

プログラムにより順次命令を呼び出して実行する

主記憶内の情報格納場所を示すアドレスが、1 次元空間で構成される

ノイマンボトルネック、1次元にしないといけない

プログラム実行の際、CPUと主記憶装置間の頻繁なデータ交換の速度がコンピュータの処理速度の上限を決定する

データ構造を反映した表現でない

1.命令の取り出し2.命令の解読3.アドレスの計算4.オペランドの取り出し5.命令の実行

主記憶装置の記憶容量に限界があるから、大容量の直接アクセス記憶装置と主記憶装置を連携することによって、主記憶装置を大容量記憶装置として扱えるようにするため

プログラムの実行の際に特定の命令群が頻繁に使用される性質

ページング方式（大きさ）、セグメント方式（処理単位）、セグメントページング方式

ページインとアウトの動作が頻発して処理効率が低下するスラッシング

FIFO（最初に参照された順）、LRU（参照されてない順）、LFU（参照された回数が少ない順）

高速で小容量の記憶装置と低速で大容量の記憶装置を階層構造で組み合わせることによって高速で大容量の記憶装置のように機能させる

低速な装置から順に補助記憶装置、ディスクキャッシュ、主記憶装置、キャッシュメモリ、レジスタ

複雑な処理命令群をひとまとめにして処理チップ化したもの。マイクロプログラム制御方式

命令数を減少したコンピュータ。ワイヤードロジックによるもの。処理速度は上がるがコンパイラの最適化技術が重要。

書き込み書き出し自由なメモリ

スタティック型記憶セル。論理回路素子。DRAMより高速で小容量で高価格。放電なし

ダイナミック型記憶セル。SRAMより低速で大容量で低価格。放電のためのリフレッシュ動作あり

CPU内部に設けられた高速な記憶装置。使用頻度の高いデータを蓄積して、低速な主記憶装置へのアクセスを減らして処理を高速化

ライトスルー方式（キャッシュメモリと同時に主記憶装置にも書き込み）、ライトバック方式（キャッシュメモリから追い出されたら主記憶装置に）

大きさの異なるプログラムの実行を繰り返すと使用できないあまりの部分が発生する

使われなくなった主記憶領域を自動的に解放すること。フラグメンテーションの解決策

CPUからの起動命令でチャネル装置が起動するが起動後はチャネルプログラムによってCPUから独立して実行する。これによって並列処理が可能となる

CPUとは独立に入出力専用のDMAコントローラーを使用する。並列処理が可能となる

直接アドレス指定方式

間接アドレス指定方式

指標アドレス指定方式

相対アドレス指定方式

ベースアドレス指定方式

主記憶上に2つ以上のジョブをロードして 1つのジョブが終了したりI/O処理に入ったらディスパッチャの働きによりCPUを切り替えて、 別のジョブを処理する

主記憶上に複数のジョブをロードして、各ジョブにCPU時間を細分化して配分

入出力装置とCPUの間にバッファメモリとして大容量記憶装置を置いて、時間のかかる入出力処理などの際に、ハードディスクなどに一時的に すべてのデータを書き込んで少しずつ処理させることで、CPUを効率的に利用する

制御プログラム、言語プロセッサ、サービスプログラム

主記憶の容量不足で優先度の高いプログラムを実行できない場合、優先度の 低いプロセスを主記憶から退避させ、優先度の高いプロセスの実行を行う方 式

操作性が良い、コンパクト、実行速度が遅い

コンパイラ言語→オブジェクトモジュール

コンパイラの一命令ずつバージョン

jmcなんとかの