デバイス

1種類のキャリアのみで動作するトランジスタ

バイポーラ FET エミッタ(E) → ソース(S) ベース　(B) → ゲート(G) コレクタ(C) → ドレイン(D)

バイポーラ　　　　　　FET 入力特性　　　→ 伝達特性 出力特性　　　→ 出力特性

ゲート電圧の大きさにより、空乏層の幅を変えることでドレイン電流Idを制御する

空乏層の幅を変え、多数キャリアの移動状態を制御する役割。

多数キャリアをソース(s)からドレイン(D)へ移動させる役割

Vdsを印加するとn型の多数キャリアである自由電子がSからDへ移動する。 Vdsを一定にすると一定のIdが流れ続ける

Vgsがpn接合部分に印加されることで逆方向バイアスがかかることになる。 これにより、空乏層ができ始める。電圧を大きくすることで空乏層の広がりがおおきくなり、チャネルが狭くなることでやがて切れてしまう。（ピンチオフ状態）

ゲートピンチオフ電圧

Vgsを一定とし、Vdsを印加するとn型の多数キャリアである自由電子がSからDへ移動する。これにより、Vdsを増加するとほぼ比例してIdも増加する。

Vdsがある値以上になるとIdは増加しにくくなり、やがて飽和する。（ピンチオフ） Vdsがある値以上大きいため、Vgsが一定でもゲートとドレインの電位差は大きくなる。よって逆方向バイアスが強くなり空乏層が広がる。 空乏層が広がることでチャネルが狭くなりソースとドレイン間の抵抗が大きくなる。 　これによってドレイン電流は抵抗によって決まる分しか流れなくなるため、直線的な増加から外れ飽和する。 Idが飽和し始めた時のVdsの値 →ピンチオフ電圧

Metal - Oxide - Semiconductor 金属　　酸化物　　半導体

① 金属と半導体のフェルミ順位の位置が同じ。 ② 酸化物（絶縁体）内や表面に電荷が存在しない。

フラットバンド状態

真空順位とフェルミ順位のエネルギー差。 記号　φ

真空順位と伝導帯下端とのエネルギー差 記号　χ （カイ）

金属側に負の電界を印加すると、酸化物の静電誘導作用によって、半導体内の正孔が酸化物との接触面付近に集まり蓄積された状態となるため、蓄積層状態と呼ぶ。

金属側に正の電圧を印加することで、正孔が酸化物の静電誘導作用により、内部に追いやられ、酸化物との接触面付近に空乏層が形成された状態のこと。

空乏層状態から金属側により大きな正の電圧を印加した時、酸化物との接触面付近に自由電子が引き寄せられ、電子密度が非常に高くなる。よって、p型半導体であるにも関わらず、n型半導体のような状態となるため、反転状態と呼ぶ。

接合型FETと同様に、ゲート端子に印加する電圧によりソース・ドレイン間のチャネルを制御し、ドレイン電流を変化させること。

ゲート端子に電圧を印加しないとドレイン電流が流れないトランジスタ。

ゲート端子に電圧を印加しなくてもドレイン電流が流れるトランジスタ。

MOSFETは、ソース端子からドレイン端子に向かい、n+ p n+の構造となっており、2つのpn接合が反対向きに直列接続された状態と同等である。 　これにVdsのみを印加しても、1カ所のpn接合で逆方向バイアス状態となるため、ドレイン電流は流れない。

Vdsを一定値印加した状態でVgsを印加すると、半導体表面付近の正孔が内部へ追いやられ、空乏層が形成される。さらに電圧を大きくすると、p型半導体の少数キャリアである自由電子が半導体表面に誘起され、反転層を形成し、これがチャネルとなり、反転層状態となる。 　反転層が形成されることで、ソース・ドレイン間にはn+ n n+の構造となり、Vdsが印加されていることからIdが流れることになる。

Vgsを一定（反転層ができる電圧:しきい値以上）とし、Vdsを印加すると、自由電子がソース側からドレイン側へ反転層を通って移動する。 　Vdsを徐々に大きくするとほぼ比例してドレイン電流も増加する。

Vdsをある値以上まで増加させると、ソース・ドレイン間のn型半導体とp型半導体間の電位差により、空乏層の広がりが大きくなり、やがてチャネルが切れ、Idは増加しにくくなり、飽和する（ピンチオフ）

Vgsが一定でも、Vdsがある値以上大きくなれば、ソース・ドレインのn型半導体とp型半導体領域との電位差が大きくなり、両者間で相対的に逆方向バイアス状態となるため、空乏層が広がることになる。 　空乏層が広がることで、チャネルは^_^狭くなるため抵抗が大きくなり、Idはこの抵抗によって決まる分しか流れなくなるため、直線的な増加から外れ、飽和してしまうため。