デジタル回路
問題一覧
1
常に4段の素子を通るため桁数が多くても高速に動作する点
2
桁の位置が高いほど使用する変数が増え巨大な式になり、回路が複雑になる点
3
n ビット並列加算器では計算できる桁数を増やしたい場合，下からの桁上げを次の全 加算器の入力に繋ぐだけでよく，計算できる桁数を増やしても回路の複雑さは変化し ない利点がある.
4
n ビット並列加算器を構成している全加算器には計算結果が出るまでに時間が掛か り，上の桁の計算は下の桁が計算されるまで待機する必要がある.桁数が多くなるに 従ってこの待ち時間が長くなるため計算を高速化しにくい欠点がある.
5
式 Ci+1 = Ci(Ai⊕Bi) + Ai・Bi i ビット目からの桁上げが生じる条件は次の 2 つである. ・i ビット目への桁上げ Ci が 1 で，Ai と Bi のどちらかが 1 のとき ・ AiとBiがどちらも1のとき よって，これらの条件を論理式にすると Ci(Ai⊕Bi)，Ai・Bi であり，どちらかを満たせば 桁上げが生じるため上の式が成り立つ.
問題一覧
1
常に4段の素子を通るため桁数が多くても高速に動作する点
2
桁の位置が高いほど使用する変数が増え巨大な式になり、回路が複雑になる点
3
n ビット並列加算器では計算できる桁数を増やしたい場合，下からの桁上げを次の全 加算器の入力に繋ぐだけでよく，計算できる桁数を増やしても回路の複雑さは変化し ない利点がある.
4
n ビット並列加算器を構成している全加算器には計算結果が出るまでに時間が掛か り，上の桁の計算は下の桁が計算されるまで待機する必要がある.桁数が多くなるに 従ってこの待ち時間が長くなるため計算を高速化しにくい欠点がある.
5
式 Ci+1 = Ci(Ai⊕Bi) + Ai・Bi i ビット目からの桁上げが生じる条件は次の 2 つである. ・i ビット目への桁上げ Ci が 1 で，Ai と Bi のどちらかが 1 のとき ・ AiとBiがどちらも1のとき よって，これらの条件を論理式にすると Ci(Ai⊕Bi)，Ai・Bi であり，どちらかを満たせば 桁上げが生じるため上の式が成り立つ.