DL 35 pitanja

35 pitanja • prije 3 g

Lista pitanja

Niz instrukcijskih ciklusa ne mora biti isti napisanom nozu instrukcija koje cine program, zbog postojanja instrukcije grananja. Ovdje se misli na vremenski niz izvrsavanja instrukcija

Kod RAMA je moguce veoma jednostavno i brzo izvrsiti njeno citanje i pisanje, sto se postize koristenjem elektricnih signala

Bitovi se upisuju na unutrasnju traku svake zone koliko dozvoljava trenutna tehnologija koja se koristi za upisivanje.

Kod statistickog rama, binarne vrijednosti se pohranjuju koristeci obicne flip flop konfiguracije logickih sklopova.

Uobicajeno se rezervise prvih nekoliko stotina ili hiljada rijeci memorije u svrhu kontrole.

Memorijski kontroler za DDR glavnu memoriju, na cip, donosi.

DDR3 memorijski kontroler

Da li je moguce koristenje dva susjedna registra kao jednog, za drzanje vrijednosti duple duzine?

Mehanizam koji intel koristi da njegovi kesevi budu djelotvorniji, kod kojeg hardver pregledava obrasce pristupa memoriji i pokusava spekulativno popuniti keseve podacima koji ce vjerovatno biti uskoro zahtjevani. Zove se

Preducitavanje

Unutrasnje podatkpvne putanje se koriste za premjestanje podataka izmedju registra i izmedju registara i ALU

U vecini slucajeva memorijski konflikt ce usporiti pipeline

Medjuprocesorske prekide dopustaju da jedan moze prekinuti drugi procesor i skup procesora (jezgri) - moze pruziti:

napredni kontroler programiranog prekida

Kes sadrzi kopiju dijelova glavne memorije. Kada procesor pokusava citati rijec memorije, provjerava se da li kes sadrzu tu rijec.

Ujedinjeni kes ima vecu stopu pogodaka od razvijenog.

Ciklus indirekcije je uvijek pracen X, dok je ciklus prekida pracen Y. Za X i Y, sljedeci ciklus zavisi od stanja sistema.

izvrsnim ciklusom ciklusom prihvatanja

Registri opce namjene se mogu koristiti za adresiranje funkcija

Instrukcijsko preducavanje ili preklapanje ucitavanja

faza ucitavanja i medjuskladistenje sljedece instrukcije

CD je jedan od najuspjesnijih proizvoda svih vremena, doveo do revolucije u skladistenju racunarskih podataka

Instrukcija uslovnog grananja predje iz faze ucitavanja na izvrsavanje, faze ucitavanja dobavlja sljedecu instrukciju iz memorije nakon instrukcije grananja.

Osnova pristupa Superskalarnom procesoru je sposobnost nezavisnog i istovremenog izvrsavanja instrukcija u razlicitim pipeline-ima.

Kes se sastoji od m blokova koji se nazivaju

linije

Za glavnu memoriju se koristi

DRAM

Programski brojac (PC) sadrzi instrukciju koja je zadnja ucitana.

Zeljezna adresa u MAR-u se smjesta na adresnu sabirnicu, a kontrolna jedinica izdaje u komadu READ na kontrolnu sabirnicu, i rezultat se pojavljuje na podatkovnoj sabirnici i kopira se u MBR.

Susjedne trake na disku su razdvojene

zazorima

Memorija je samo za citanje(ROM) je stabilna memorija tj. podaci se ne gube prekidom napajanja struje.

Podatkovni registri mogu biti koristeni samo za drzanje i izracunavanje adresne operande.

Kod SMP procesora vise procesora dijeli jednu ili udruzenu memoriju pomocu djeljive sabirnice, dok je vrijeme memorijskog pristupa priblizno isto za sve procesore

Indukcijski pipeling koristi prednost cinjenice da proizvod prolazi kroz razlicite faze proizvodnje

Kada se pojavi kes pogodak, podatkovni i adresni baferi se onesposobljavaju i komunikacija se obavlja samo izmedju procesora i kesa, bez saobracaja na sistemskoj sabirnici

ROM se izgradjuje kao bilo koji drugi integralni cip, sa podacima ugradjenim u cip kao dio prozvodnog procesa

Skup nezavisnih jednoprocesora ili SMPs mogu biti povezani u klaster

Kada sepojavi kes memorija, trazena adresa se ucitava na sistemsku sabirnicu i podaci se salju kroz podatkovni bafer kesu i procesoru

RAM ne mora imati stalno napajanje strujom, jer ako se struja iskljuci ne gube se podaci

Akos truja specifira indirektno adresiranje, onda indirektni ciklus mora prethoditi izvrsnom ciklusu

L2 kes je sporiji i obicno veci nego L3, a L3 je brzi i obicno veci od L1.

OS Integralni 2018

ajdin sofić · 64 pitanja · prije 2 g

OS Integralni 2018